一种压接型IGBT器件的芯片互补均流封装方法及装置与流程

本发明涉及功率半导体技术领域，具体涉及一种压接型igbt器件的芯片互补均流封装方法及装置。

背景技术：

在大功率电力电子应用场合，压接型器件以期多芯片并联、失效短路，易于串联等优点得到广泛应用。压接式igbt器件在开通时，器件内部每个芯片流过的电流由于芯片参数的差异，导致各自的电流并不相同。这必然导致长期工作情况下，不同的芯片通过电流长期存在差异，进而影响压接式igbt器件的使用寿命。在现有技术中还没有简洁有效的方式可以解决各个芯片之间电流不相同的问题。

技术实现要素：

本发明实施例提供了一种压接型igbt器件的芯片互补均流封装方法及装置，以克服现有技术中的压接式igbt器件在开通时，器件内部每个芯片流过的电流由于芯片参数的差异，导致各自的电流并不相同，影响器件使用寿命的问题。

根据第一方面，本发明实施例提供了一种压接型igbt器件的芯片互补均流封装方法，包括：测试各待选芯片的阈值电压；将所述各待选芯片按照所述阈值电压的大小进行排序，得到芯片序列组；根据预设数量要求及预设筛选条件，从所述芯片序列组中按照排序依次选取所述待选芯片，得到多个待封装芯片组；根据各所述待封装芯片组中的各所述待选芯片的通态电阻对各所述待封装芯片组进行封装。

结合第一方面，在第一方面的第一实施方式中，所述根据预设数量要求及预设筛选条件，从所述芯片序列组中按照排序依次选取所述待选芯片，得到多个待封装芯片组，包括：

步骤s31：从所述芯片序列组中按照排序依次选取预设数量要求的多个所述待选芯片，得到备选组；

步骤s32：计算所述备选组中各所述待选芯片的各所述阈值电压的最大偏差；

步骤s33：判断所述最大偏差是否满足预设偏差范围；

步骤s34：当各所述最大偏差满足预设偏差范围时，将所述备选组确定为所述待封装芯片组；

重复执行所述步骤s31至所述步骤s34，确定多组所述待封装芯片组，直至所述芯片序列组中芯片的数量小于所述预设数量要求。

结合第一方面的第一实施方式，在第一方面的第二实施方式中，所述根据预设数量要求及预设筛选条件，从所述芯片序列组中按照排序依次选取所述待选芯片，得到多个待封装芯片组，还包括：

步骤s35：当各所述最大偏差不满足预设偏差范围时，从所述备选组中剔除序号最小的所述待选芯片；

步骤s36：从所述芯片序列组中按照排序选取下一序号的所述待选芯片，并将所述待选芯片补入所述备选组，返回所述步骤s32。

结合第一方面的第一实施方式，在第一方面的第三实施方式中，，通过以下公式计算所述最大偏差：

其中，β表示最大偏差，vth,max表示所述阈值电压的最大值，vth,min表示所述阈值电压的最小值，n表示芯片数量。

结合第一方面，在第一方面的第四实施方式中，，所述根据各所述待封装芯片组中的各所述待选芯片的通态阻值对各所述待封装芯片组进行封装，包括：测试所述待封装芯片组中的各所述待选芯片的通态电阻；将所述待封装芯片组中的各所述待选芯片按照所述通态电阻从小到大进行排序，得到通态电阻芯片序列组；将所述通态电阻芯片序列组中小于预设序号的各所述待选芯片封装于待封装压接型igbt器件的中心位置，将所述通态电阻芯片序列组中大于或等于所述预设序号的各所述待选芯片封装于所述待封装压接型igbt器件的边缘位置。

根据第二方面，本发明实施例提供了一种压接型igbt器件的芯片互补均流封装装置，包括：阈值电压测试模块，用于测试各待选芯片的阈值电压；芯片序列组生成模块，用于将所述各待选芯片按照所述阈值电压的大小进行排序，得到芯片序列组；待封装芯片组选取模块，用于据预设数量要求及预设筛选条件，从所述芯片序列组中按照排序依次选取所述待选芯片，得到多个待封装芯片组；封装模块，用于根据各所述待封装芯片组中的各所述待选芯片的通态电阻对各所述待封装芯片组进行封装。

根据第三方面，本发明实施例提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使所述计算机执行第一方面或者第一方面的任意一种实施方式中所述的压接型igbt器件的芯片互补均流封装方法。

根据第四方面，本发明实施例提供了一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，使所述计算机执行第一方面或者第一方面的任意一种实施方式中所述的压接型igbt器件的芯片互补均流封装方法。

本发明技术方案，具有如下优点：

本发明实施例提供的压接型igbt器件的芯片互补均流封装方法，通过测试待选芯片的阈值电压，按照阈值电压的大小进行排序得到芯片序列组，并从芯片序列组中根据预设数量要求和预设筛选条件得到多个待封装芯片组，根据待封装芯片组中各芯片的通态电阻对该待封装芯片组进行封装。从而通过对阈值电压的筛选并考虑通态电阻的影响，减小了各个芯片中电流的差异，使得封装于压接型igbt器件的各个芯片之间实现了互补均流，进而提高了压接型igbt器件的使用寿命。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中压接型igbt器件的芯片互补均流封装方法的流程图；

图2为本发明实施例中根据预设数量要求及预设筛选条件，从芯片序列组中按照排序依次选取待选芯片，得到多个待封装芯片组的具体流程图；

图3为本发明实施例中根据各待封装芯片组中的各待选芯片的通态阻值对各待封装芯片组进行封装的具体流程图；

图4为本发明实施例中压接型igbt器件的芯片互补均流封装装置的结构示意图；

图5为本发明实施例中电子设备的结构示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1

本发明实施例提供了一种压接型igbt器件的芯片互补均流封装方法，如图1所示，该压接型igbt器件的芯片互补均流封装方法包括：

步骤s1：测试各待选芯片的阈值电压。在实际应用中，可以将待选芯片接入现有技术中的各类电压测试仪或根据实际需要搭建的测试系统进行测试，得到各芯片的阈值电压，本发明并不以此为限。

步骤s2：将各待选芯片按照阈值电压的大小进行排序，得到芯片序列组。

步骤s3：根据预设数量要求及预设筛选条件，从芯片序列组中按照排序依次选取待选芯片，得到多个待封装芯片组。

步骤s4：根据各待封装芯片组中的各待选芯片的通态电阻对各待封装芯片组进行封装。

通过上述步骤s1至步骤s4，本发明实施例提供的压接型igbt器件的芯片互补均流封装方法，通过对阈值电压的筛选并考虑通态电阻的影响，减小了各个芯片中电流的差异，使得封装于压接型igbt器件的各个芯片之间实现了互补均流，进而提高了压接型igbt器件的使用寿命。

以下将结合具体实例对本发明实施例提供的压接型igbt器件的芯片互补均流封装方法进行详细的介绍。

具体地，在一实施例中，上述的步骤s1，测试各待选芯片的阈值电压。在实际应用中，由于受到芯片生产厂家的生产工艺及生产批次等的影响，使得同一型号的芯片的阈值电压之间也存在一定的差异，为了减少阈值电压的差异影响芯片中接通电流的大小，对所有的待选芯片进行阈值电压的测试，并记录每个芯片的实际阈值电压。

具体地，在一实施例中，上述的步骤s2，将各待选芯片按照阈值电压的大小进行排序，得到芯片序列组。在实际应用中，上述的芯片序列组可以按照阈值电压从大到小的顺序对所有待选芯片进行排序，也可以按照阈值电压从小到大的顺序对所有待选芯片进行排序，本发明并不以此为限。

在一较佳实施例中，如图2所示，上述的步骤s3，根据预设数量要求及预设筛选条件，从芯片序列组中按照排序依次选取待选芯片，得到多个待封装芯片组，具体包括：

步骤s31：从芯片序列组中按照排序依次选取预设数量要求的多个待选芯片，得到备选组。具体地，上述预设数量要求为待封装压接型igbt器件所需要封装的芯片的个数，例如：一个压接型igbt器件需要封装10个芯片，则该预设数量要求即为10个，则从芯片序列组中选取序号为1到10的这10个待选芯片组成备选组。

步骤s32：计算备选组中各待选芯片的各阈值电压的最大偏差。具体地，可通过以下公式来计算上述最大偏差：

其中，β表示最大偏差，vth,max表示阈值电压的最大值，vth,min表示阈值电压的最小值，n表示芯片数量。在实际应用中，假设备选组的芯片有10个，则n＝10。

步骤s33：判断最大偏差是否满足预设偏差范围。在实际应用中，该预设偏差范围可以根据需要进行设置，例如当各待选芯片的阈值电压较大时，则可以扩大预设偏差范围，这样即使阈值电压偏差大一些所造成的电流影响也比较小，例如选择预设偏差范围为5％；当各待选芯片的阈值电压较小时，则可以缩小预设偏差范围，因为即使阈值电压的偏差很小也可能会影响芯片的接通电流值，例如选择预设偏差范围为2％。

步骤s34：当各最大偏差满足预设偏差范围时，将备选组确定为待封装芯片组。在实际应用中，如果备选组中的各个待选芯片满足最大偏差范围，则说明该备选组的各待选芯片的阈值电压比较一致，则可将该备选组作为待封装芯片组等待封装。

步骤s35：当各最大偏差不满足预设偏差范围时，从备选组中剔除序号最小的待选芯片。具体地，芯片生产厂家所生产的芯片的阈值电压呈高斯分布，因此，当备选组中最大偏差不满足预设偏差范围时，可以先将该组中序号最小的芯片剔除，以减少待选芯片的浪费。

在一较佳实施例中，还可以从芯片列表中按照排序从两端依次选取备选组，例如当该芯片列表为按照阈值电压从小到大的顺序进行排序，则可以从该芯片列表的两侧依次选取备选组，当从序号小的一侧选取时，如果最大偏差不满足预设偏差范围，则剔除该芯片列表中序号最小的待选芯片，当从序号大的一侧选取时，如果最大偏差不满足预设偏差范围，则剔除该芯片列表中序号最大的待选芯片。

步骤s36：从芯片序列组中按照排序选取下一序号的待选芯片，并将待选芯片补入备选组，返回步骤s32。在实际应用中，例如原备选组中的各待选芯片的序号为1到10号，则将序号为1的待选芯片剔除，并将序号为11的待选芯片补充入该备选组，然后重新计算该备选组的最大偏差。

重复执行步骤s31至步骤s34，确定多组待封装芯片组，直至芯片序列组中芯片的数量小于预设数量要求。在实际应用中，待选芯片的数量有很多，为了尽量多的选取出可封装于压接型igbt器件的待选芯片，需要对所有的待选芯片进行重复的选择，直至上述芯片序列组中的芯片数量已经不满足压接型igbt器件需要封装的芯片个数的要求。

在一较佳实施例中，上述的步骤s4，根据各待封装芯片组中的各待选芯片的通态阻值对各待封装芯片组进行封装，具体包括：

步骤s41：测试待封装芯片组中的各待选芯片的通态电阻。在实际应用中，可以将待选芯片接入现有技术中的各类电阻测试仪或根据实际需要搭建的测试系统进行测试，得到各芯片的通态电阻，本发明并不以此为限。

步骤s42：将待封装芯片组中的各待选芯片按照通态电阻从小到大进行排序，得到通态电阻芯片序列组。在实际应用中，考虑到在压接型igbt器件中封装多个芯片，由于芯片散热的影响，封装于中间位置的芯片的散热性较差，即位于中间位置芯片的等效电阻会大于通态电阻，而封装于边缘位置的芯片的散热性较好，即位于边缘位置芯片的等效电阻与通态电阻差异较小，所以对待封装芯片组中的通态电阻进行排序，得到通态电阻芯片序列组。

步骤s43：将通态电阻芯片序列组中小于预设序号的各待选芯片封装于待封装压接型igbt器件的中心位置，将通态电阻芯片序列组中大于或等于预设序号的各待选芯片封装于待封装压接型igbt器件的边缘位置。在实际应用中，该预设序号可以根据需要进行设置，例如当待封装压接型igbt器件需要封装10个芯片，则该预设序号可以是5，即将该通态电阻芯片序列组中序号为前4个待选芯片封装在该待封装压接型igbt器件的中心位置，而其余的待选芯片封装在器件的边缘位置，该边缘位置为当待封装压接型igbt器件所设置的芯片封装位置中外侧的封装位置。

通过执行上述的步骤s1至步骤s4，本发明实施例提供的压接型igbt器件的芯片互补均流封装方法，通过对阈值电压的筛选并考虑通态电阻的影响，减小了各个芯片中电流的差异，并且降低了芯片散热情况对电流均衡性的影响，使得封装于压接型igbt器件的各个芯片之间实现了互补均流，进而提高了压接型igbt器件的使用寿命。

实施例2

本发明实施例提供了一种压接型igbt器件的芯片互补均流封装装置，如图4所示，该压接型igbt器件的芯片互补均流封装包括：

阈值电压测试模块1，用于测试各待选芯片的阈值电压。详细内容参见实施例1中的步骤s1的相关描述。

芯片序列组生成模块2，用于将各待选芯片按照阈值电压的大小进行排序，得到芯片序列组。详细内容参见实施例1中的步骤s2的相关描述。

待封装芯片组选取模块3，用于据预设数量要求及预设筛选条件，从芯片序列组中按照排序依次选取待选芯片，得到多个待封装芯片组。。详细内容参见实施例1中的步骤s3的相关描述。

封装模块4，用于根据各待封装芯片组中的各待选芯片的通态电阻对各待封装芯片组进行封装。详细内容参见实施例1中的步骤s4的相关描述。

通过上述各个组成部分的协同合作，本发明实施例的压接型igbt器件的芯片互补均流封装装置，通过对阈值电压的筛选并考虑通态电阻的影响，减小了各个芯片中电流的差异，使得封装于压接型igbt器件的各个芯片之间实现了互补均流，进而提高了压接型igbt器件的使用寿命。

实施例3

本发明实施例提供一种非暂态计算机存储介质，该计算机存储介质存储有计算机可执行指令，该计算机可执行指令可执行上述任意实施例1中的压接型igbt器件的芯片互补均流封装方法。其中，上述存储介质可为磁碟、光盘、只读存储记忆体(read-onlymemory，rom)、随机存储记忆体(randomaccessmemory，ram)、快闪存储器(flashmemory)、硬盘(harddiskdrive，缩写：hdd)或固态硬盘(solid-statedrive，ssd)等；该存储介质还可以包括上述种类的存储器的组合。

实施例4

本发明实施例提供一种压接型igbt器件的芯片互补均流封装方法的电子设备，其结构示意图如图5所示，该设备包括：一个或多个处理器410以及存储器420，图5中以一个处理器410为例。

执行压接型igbt器件的芯片互补均流封装方法的电子设备还可以包括：输入装置430和输出装置440。

处理器410、存储器420、输入装置430和输出装置440可以通过总线或者其他方式连接，图5中以通过总线连接为例。

处理器410可以为中央处理器(centralprocessingunit，cpu)。处理器410还可以为其他通用处理器、数字信号处理器(digitalsignalprocessor，dsp)、专用集成电路(applicationspecificintegratedcircuit，asic)、现场可编程门阵列(field-programmablegatearray，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等芯片，或者上述各类芯片的组合。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

存储器420作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块，如本申请实施例中的压接型igbt器件的芯片互补均流封装方法对应的程序指令/模块，处理器410通过运行存储在存储器420中的非暂态软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的压接型igbt器件的芯片互补均流封装方法。

存储器420可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据压接型igbt器件的芯片互补均流封装处理装置的使用所创建的数据等。此外，存储器420可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中，存储器420可选包括相对于处理器410远程设置的存储器，这些远程存储器可以通过网络连接至压接型igbt器件的芯片互补均流封装装置。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

输入装置430可接收输入的数字或字符信息，以及产生与压接型igbt器件的芯片互补均流封装操作的处理装置有关的用户设置以及功能控制有关的键信号输入。输出装置440可包括显示屏等显示设备。

一个或者多个模块存储在存储器420中，当被一个或者多个处理器410执行时，执行如图1-图3所示的方法。

上述产品可执行本发明实施例所提供的方法，具备执行方法相应的功能模块和有益效果。未在本发明实施例中详尽描述的技术细节，具体可参见如图1-图3所示的实施例中的相关描述。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。