用于制造多栅器件的鳍的方法和用于制造鳍的芯结构的制作方法
【技术领域】
[0001]本发明涉及多栅器件，更具体地，涉及在制造多栅器件时采用的侧壁图像转移(sidewall image transfer)方法和结构。
【背景技术】
[0002]可通过执行多个侧壁图像转移蚀刻步骤以形成多栅器件的鳍来实现鳍密度控制，具体地，实现鳍密度四倍化。然而，这些工艺一般采用相对复杂的图案化(patterning)叠层。例如，一个这样的叠层由至少十个不同的层构成，其制造成本以及在鳍形成工艺中使用时的成本相对较高。
【发明内容】
[0003]一个实施例涉及一种用于制造多栅器件的鳍的方法。根据此方法，在半导体衬底之上的多个芯(mandrel)中或多个芯上形成多个侧壁，以便每个所述芯包括由第一材料构成的第一侧壁以及由不同于所述第一材料的第二材料构成的第二侧壁。选择性地去除所述多个芯中第一芯的所述第一侧壁。此外，将由所述多个侧壁中剩余的侧壁构成的图案转移到下伏层(underlying layer)上以在所述下伏层中形成硬掩模。进一步地，通过采用所述硬掩模并且蚀刻所述衬底中的半导电材料来形成所述鳍。
[0004]另一实施例也涉及一种用于制造多栅器件的鳍的方法。根据此方法，通过执行倾斜离子注入工艺，在半导体衬底之上的多个芯中形成多个侧壁，以便每个所述芯包括由第一材料构成的第一侧壁以及由不同于所述第一材料的第二材料构成的第二侧壁。去除所述多个芯中第一芯的所述第一侧壁。此外，将由所述多个侧壁中剩余的侧壁构成的图案转移到下伏层上以在所述下伏层中形成硬掩模。进一步地，通过采用所述硬掩模并且蚀刻所述衬底中的半导电材料来形成所述鳍。
[0005]备选实施例涉及一种用于制造多栅器件的鳍的方法。根据此方法，通过执行倾斜沉积工艺，在半导体衬底之上的多个芯上形成多个侧壁，以便每个所述芯被由第一材料构成的第一侧壁以及由不同于所述第一材料的第二材料构成的第二侧壁覆盖。选择性地去除所述多个芯中第一芯的所述第一侧壁。此外，将由所述多个侧壁中剩余的侧壁构成的图案转移到下伏层上以在所述下伏层中形成硬掩模。进一步地，通过采用所述硬掩模并且蚀刻所述衬底中的半导电材料来形成所述鳍。
[0006]另一实施例涉及一种使用侧壁图像转移工艺制造多栅器件的鳍的芯结构。所述芯结构包括多个芯，其中每个所述芯包括由第一材料构成的第一侧壁以及由第二材料构成的第二侧壁，并且其中所述第二材料的构成使得在至少一个蚀刻工艺中，所述第二材料相对于所述第一材料具有选择性。所述芯结构进一步包括:由位于所述芯下方的硬掩模材料形成的下伏层；以及位于所述下伏层下方的半导体衬底。
[0007]通过结合附图阅读下面对本发明的示例性实施例的详细描述，这些及其它特征和优点将变得显而易见。
【附图说明】
[0008]本公开将在参考附图对优选实施例的以下描述中提供细节，其中:
[0009]图1是根据本发明的示例性实施例的图案化叠层的截面图；
[0010]图2是根据本发明的示例性实施例的芯结构的截面图；
[0011]图3是根据本发明的示例性实施例示例出形成芯间隔物(spacer)的结构的截面图；
[0012]图4是根据本发明的示例性实施例示例出形成芯的结构的截面图；
[0013]图5是根据本发明的示例性实施例示例出通过离子注入工艺形成具有不同的蚀刻选择性的不同材料的芯侧壁的结构的截面图；
[0014]图6是根据本发明的示例性实施例示例出通过倾斜沉积工艺形成具有不同的蚀刻选择性的不同材料的芯侧壁的结构的截面图；
[0015]图7是根据本发明的示例性实施例示例出芯帽(cap)的去除的结构的截面图；
[0016]图8是根据本发明的示例性实施例示例出形成光学平面化层、硅抗反射涂层和光致抗蚀剂以形成具有放松的覆盖余量(relaxed overlay margin)的光刻掩模的结构的截面图；
[0017]图9是根据本发明的示例性实施例示例出形成具有放松的覆盖余量的光刻掩模的结构的截面图；
[0018]图10是根据本发明的示例性实施例示例出芯侧壁的选择性去除的结构的截面图；
[0019]图11是根据本发明的示例性实施例示例出光学平面化层掩模的去除的结构的截面图；
[0020]图12是根据本发明的示例性实施例示例出芯的去除的结构的截面图；
[0021]图13是根据本发明的示例性实施例示例出硬掩模的形成的结构的截面图；
[0022]图14是根据本发明的示例性实施例示例出芯侧壁的去除的结构的截面图；
[0023]图15是根据本发明的示例性实施例示例出一个或多个晶体管器件的鳍的形成的结构的截面图；以及
[0024]图16是根据本发明的示例性实施例用于形成多栅器件的鳍的方法的框图/流程图。
【具体实施方式】
[0025]根据本发明的优选实施例，鳍密度可使用单个鳍切割和单个侧壁图像转移(SLT)工艺控制。鳍四倍化可使用相对简单的图案化叠层和相对简单的图案化工艺实现。具体而言，根据一个有利的方面，用于对多栅器件的鳍进行图案化的光刻掩模可被形成有显著放松的覆盖余量。此优点可通过形成由不同的材料构成的芯侧壁来实现，这些不同的材料在等离子体干法蚀刻或湿法蚀刻工艺中相对于彼此具有选择性。侧壁可通过应用倾斜溅射工艺沉积和/或倾斜离子注入工艺形成。此外，所述材料可被构成为使得它们可以在形成鳍的硬掩模之后使用其它蚀刻工艺同时被去除。这样，通过利用侧壁的选择性，可通过使用相对简单的工艺和相对简单的图案化叠层来精确地控制SIT图案。
[0026]本领域技术人员将理解，本发明的各方面可以实现为系统、方法或器件。参考根据本发明实施例的方法、设备(系统)和器件的流程图图示和/或框图，在下文中描述本发明的各方面。应该理解，流程图图示和/或框图中的每个框，以及流程图图示和/或框图中的框的组合示例出了根据本发明各种实施例的系统、方法和器件的可能实现方式的架构、功能和操作。还应当注意，在一些备选实施方式中，框中标注的功能可能不按图中示出的顺序发生。
[0027]应当理解，将就具有衬底的给定示例性构造来描述本发明；然而，其它构造、结构、衬底材料以及工艺特征和步骤可以在本发明的范围内变化。
[0028]还应当理解，当被描述为层、区域或衬底的要素被称为在另一要素“上方”或“之上”时，它可以直接在该另一要素上方，或者也可以存在中间要素。相反，当一个要素被称为“直接在”另一要素“上方”或者“之上”时，不存在中间要素。类似地，还应当理解，当诸如层、区域或衬底的要素被称为在另一要素“下方”或“之下”时，它可以直接在该另一要素下方，或者也可以存在中间要素。相反，当一个要素被称为“直接在”另一要素“下方”或者“之下”时，不存在中间要素。进一步地，关于一要素的术语“下方”应该被理解为表示在位于该元件与被描述为位于元件下方的特征之间的垂直线中位于该要素之下。因此，术语“下方”不应被理解为表示一特征仅位于与该要素不同的平面中。还应当理解，当一个要素被称为“连接”或“耦合”到另一个要素时，它可以被直接连接或耦合到该另一要素，或者可以存在中间要素。相反，当一个要素被称为“直接连接”或“直接耦合”到另一要素时，不存在中间要素。
[0029]集成电路芯片设计可以以图形计算机程序语言生成，并储存在计算机存储介质(例如磁盘、磁带、实体硬盘驱动器、或例如存储存取网络中的虚拟硬盘驱动器)中。若设计者不制造芯片或用于制造芯片的光刻掩模，设计者可用物理装置(例如通过提供存储设计的存储介质的副本(copy))传送所产生的设计、或直接或间接地以电子方式(例如通过网络)传送至该实体。再将所储存的设计转换成适当的格式(例如GDSII)，用于光刻掩模的制造，光刻掩模典型地包括所关注的要在晶片上形成的芯片设计的多个副本。光刻掩模用于界定待蚀刻或待处理的晶片(和/或其上的层)的区域。
[0030]本文中描述的方法可以用于制造集成电路芯片。所得到的集成电路芯片可以以原始晶片的形式(即，作为具有多个未封装的芯片的单个晶片)、作为裸管芯或者以封装的形式由制造商分配。在后一情况下，芯片安装在单个芯片封装体(例如塑料载体，具有固定到主板或更其它高级的载体上的引线)中或者安装在多芯片封装体(例如，具有表面