包括多个半导体芯片和多个载体的器件的制作方法
【技术领域】
[0001]本公开涉及包括多个半导体芯片和多个载体的器件。此外，本公开涉及用于制造此类器件的方法。
【背景技术】
[0002]器件可以包括可在该器件操作期间进行交互的多个半导体芯片。器件的设计和所选择的半导体芯片布置可以影响器件的性能。必须不断改进半导体器件和用于制造半导体器件的方法。特别地，可能期望的是改进半导体器件的热性能和电性能。
【发明内容】
[0003]根据实施例，器件包括布置在第一载体之上的第一半导体芯片和第一电接触。该器件还包括布置在第二载体之上的第二半导体芯片。第二半导体芯片包括布置在第二半导体芯片的表面之上的第二电接触。第二电接触面向第二载体。第二载体被电耦合到第一电接触和第二电接触。
[0004]根据实施例，器件包括布置在第一载体之上的第一半导体芯片和至少部分地密封第一半导体芯片的密封材料。层压材料被布置在该密封材料之上。第二载体至少部分地嵌入该层压材料中。第二半导体芯片被布置在第二载体和该层压材料之上。
[0005]根据实施例，器件包括驱动器电路和第一半导体芯片。该驱动器电路和第一半导体芯片被单片集成在第一半导体材料中。该器件还包括集成在第二半导体材料中的第二半导体芯片，其中第二半导体材料包括复合半导体。
【附图说明】
[0006]附图被包括用来提供对于各方面的进一步理解，并且被合并在本说明书中并构成本说明书的一部分。这些图图示出各方面并且连同描述一起用来解释各方面的原理。其他方面和各方面的许多所意图的优点将被容易地认识到，因为通过参考以下详细描述它们变得更好理解。这些附图的元件不必相对于彼此合乎比例。相似的附图标记可以指示对应的类似部件。
[0007]图1示意性地图示出根据本公开的器件的横截面视图。
[0008]图2示意性地图示出根据本公开的器件的横截面视图。
[0009]图3A到3G示意性地图示出用于制造根据本公开的器件的方法的横截面视图。
[0010]图4示意性地图示出根据本公开的器件的横截面视图。
[0011]图5示意性地图示出根据本公开的器件的横截面视图。
[0012]图6图示出直接驱动电路的示意图。
[0013]图7图示出半桥电路的示意图。
[0014]图8示意性地图示出根据本公开的器件的横截面视图。
[0015]图9示意性地图示出根据本公开的器件的横截面视图。
【具体实施方式】
[0016]在以下详细描述中，进行对于形成其一部分的附图的参考，并且在所述附图中通过图示的方式示出了可以在其中实践本公开的特定方面。在此方面，可以参考正描述的图的取向来使用诸如“顶”、“底”、“前面”、“后面”等等之类的方向性术语。因为所描述的器件的组件可以位于数个不同取向上，所以可以出于图示的目的使用方向性术语而绝非进行限制。在不偏离本公开的范围的情况下可以利用其他方面并且可以做出结构或逻辑改变。因此，不应在限制意义上考虑以下详细描述，并且本公开的范围由所附权利要求限定。
[0017]如本说明书中采用的，术语“被连接”、“被耦合”、“被电连接”和/或“被电耦合”并不打算必然意指元件必须被直接连接或耦合在一起。可以在“被连接”、“被耦合”、“被电连接”和/或“被电耦合”的元件之间提供中间元件。
[0018]进一步地，本文中可以使用关于例如形成或设置在对象表面“之上”的材料层而使用的措词“之上”来意指可以将该材料层“直接”设置(例如形成、沉积，等等)在暗指的表面上，例如与其直接接触。本文中还可以使用关于例如形成或设置在表面“之上”的材料层而使用的措词“之上”来意指可以将该材料层“间接”设置(例如形成、沉积，等等)在暗指的表面上，例如将一个或多个附加层布置在暗指的表面和该材料层之间。
[0019]本文中描述了器件和用于制造器件的方法。结合所描述的器件做出的评述也适用于对应的方法，并且反之亦然。例如，如果描述了器件的特定组件，则用于制造该器件的对应方法可以包括以合适的方式提供该组件的动作，即使并未在图中明确地描述或图示此类动作。此外，本文中描述的各种示例性方面的特征可以彼此组合，除非另有具体说明。
[0020]本文中描述的器件可以包括一个或多个半导体芯片并且因此也可以被称为半导体器件。半导体芯片可以具有不同类型并且可以由不同技术来制造。例如，半导体芯片可以包括集成的电、光电或机电电路、无源装置(passives)，等等。可以将集成电路设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路、集成无源装置、微机电系统，等等。半导体芯片不需要由特定的半导体材料制造并且可以包含并非半导体的无机和/或有机材料，诸如例如绝缘体、塑料或金属。在一个示例中，半导体芯片可以由基本半导体材料制成或者可以包括基本半导体材料，所述基本半导体材料例如Si等。在另一示例中，半导体芯片可以由复合半导体材料制成或者可以包括复合半导体材料，所述复合半导体材料例如SiC、SiGe, GaAs等。
[0021]半导体芯片可以包括一个或多个功率半导体。例如，可以将功率半导体芯片配置为二极管、功率MOSFET (金属氧化物半导体场效应晶体管)、IGBT (绝缘栅双极晶体管)、JFET(结型栅场效应晶体管)、超级结器件、功率双极晶体管，等等。本文中描述的器件还可以包括被配置成控制和/或驱动该功率半导体芯片的集成电路的半导体芯片或集成电路。
[0022]半导体芯片可以具有垂直结构，即可以制作半导体芯片使得电流可以基本上在垂直于半导体芯片主面的方向上流动。具有垂直结构的半导体芯片在其两个主面之上(即在其顶侧和底侧之上)可以具有电极。特别地，功率半导体芯片可以具有垂直结构并且可以具有被布置在两个主面之上的负载电极。可以将功率MOSFET的源电极和栅电极布置在一个面之上，同时可以将该功率MOSFET的漏电极布置在另一面之上。垂直功率半导体芯片的示例是PMOS (P沟道金属氧化物半导体)、NMOS (N沟道金属氧化物半导体)或上面指定的示例性功率半导体中的一个。
[0023]半导体芯片可以具有横向结构，即可以制作半导体芯片使得电流可以基本上在平行于该半导体芯片的主面的方向上流动。具有横向结构的半导体芯片可以具有被布置在其主面之一之上的电极。在一个示例中，具有横向结构的半导体芯片可以包括集成电路，诸如例如逻辑芯片。在另外的示例中，功率半导体芯片可以具有横向结构，其中可以将负载电极布置在该芯片的一个主面之上。例如，可以将功率MOSFET的源电极、栅电极和漏电极布置在该功率MOSFET的一个主面之上。横向功率半导体芯片的另外的示例可以是HEMT (高电子迁移率晶体管)，该HEMT可以由上面提到的复合半导体材料中的一个制作。
[0024]半导体芯片可以是封装的或未封装的。在此方面，如本说明书中使用的术语“半导体器件”和“半导体封装”可以互换地使用。特别地，半导体封装可以是包括密封材料的半导体器件，该密封材料可以至少部分地密封该半导体器件的一个或多个组件。
[0025]半导体芯片可以包括变化数目的电接触。取决于所考虑的器件类型，可以将电接触布置在该半导体芯片的一个或多个表面之上的变化的几何结构中。在一个示例中，可以将电接触布置在该半导体芯片的前侧和背侧之上。此类半导体芯片可以例如对应于可以包括布置在该半导体芯片的一侧上的漏极接触以及布置在该半导体芯片的相对侧之上的源极接触和栅极接触的功率半导体芯片。在另外的示例中，可以将电接触排他地布置在半导体芯片的前侧之上。例如，此类半导体芯片可以被称为横向芯片并且可以例如对应于分立半导体芯片。例如，可以将电接触直接设置在半导体芯片的电子结构之上，使得当在电接触和该电子结构之间提供电连接时可以不需要另外的再分布层。替换地，可以经由一个或多个附加再分布层将电接触连接到该电子结构。
[0026]电接触可以具有接触焊盘(接触元件或接触端子或接触电极)的形式。接触焊盘可以包括一个或多个层,这些层中的每一个可以包括金属和金属合金中的至少一个。例如，可以将金属焊盘施加于半导体芯片的半导体材料。这些层可以被制造为具有任何期望的几何形状和任何期望的材料成分。可以使用任何期望的金属或金属合金(例如铝、钛、金、银、铜、钯、钼、镍、铬、钒、钨、钥，等等)作为材料。这些层不需要是同质的或者由仅仅一种材料制造，即包括在这些层中的材料的各种成分和浓度可以是可能的。可以将任何适当的技术用于制造接触焊盘或形成接触焊盘的层。例如，可以使用无电镀工艺。
[0027]本文中描述的器件可以包括可以在其之上布置一个或多个半导体芯片的载体。这些器件不限于仅包括一个单个载体，而是也可以包括多个载体。一般地，载体可以由金属、合金、电介质、塑料、陶瓷或其组合制造。载体可以具有同质结构，但是也可以提供像具有电再分布功能的传导路径的内部结构。此外，载体的所占面积(footprint)可以取决于要被布置在该载体之上的半导体芯片的数目和所占面积。即，载体可以特别地包括被配置成承载半导体芯片的安装面积。载体的示例可以是管芯焊盘、包括管芯焊盘的引线框架或者包括一个或多个再分布层的陶瓷衬底。
[0028]在一个示例中，载体可以包括可以具有任何形状、任何大小和任何材