场效应晶体管及其制备方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种场效应晶体管及其制备方法。
【背景技术】
[0002]近年来，随着半导体技术的发展，晶体管尺寸不断缩小，器件和系统的处理速度随之提高。当晶体管沟道缩短到一定程度，就会出现短沟道效应，从而造成漏电流变大，开关效率降低，耗电和发热量增大，从而影响器件的性能，为有效解决器件尺寸减小带来的短沟道效应，提高器件的性能，目前通常采用高迁移率材料替代传统硅材料，比如在PMOS中采用SiGe材料，在器件的制造过程中一般采用在整个MOSFET区域都先生长一层SiGe材料，然后制备晶体管，其制备工艺复杂，且生产成本较高。
[0003]因此，如何在采用高迁移率材料提高器件性能的同时使得工艺简单化成为本领域技术人员致力研究的方向。
【发明内容】
[0004]针对上述存在的问题，本发明公开一种场效应晶体管及其制备方法，以克服现有技术中为了提高器件的性能，在器件的制造过程中采用在整个MOSFET区域都先生长一层锗化硅材料，然后制备晶体管，从而造成制备工艺复杂化，且增加了生产成本的问题。
[0005]为了实现上述目的，本发明采用如下技术方案:
[0006]一种场效应晶体管的制备方法，包括如下步骤:
[0007]SI，提供一具有硅衬底、层间介质层和虚拟栅极的半导体结构，且所述层间介质层覆盖所述硅衬底的上表面，所述虚拟栅极嵌入设置于所述层间介质层中；
[0008]S2，去除所述虚拟栅极至所述硅衬底的上表面，形成位于所述层间介质层的栅极凹槽；
[0009]S3，于所述栅极凹槽的底部制备第一锗化硅层；
[0010]S4，继续快速热氧化工艺，以将位于所述栅极凹槽底部的硅衬底部分转化为第二锗化硅层，同时将所述第一锗化硅层转化为二氧化硅层；
[0011]S5，继续后续的栅极制备工艺。
[0012]上述的场效应晶体管的制备方法，其中，所述半导体结构上设置有PMOS区域，且所述栅极凹槽位于所述PMOS区域内。
[0013]上述的场效应晶体管的制备方法，其中，所述半导体结构上还设置有NMOS区域；
[0014]在进行所述步骤S2中的工艺时，位于所述NMOS区域内的所述半导体结构的上表面覆盖有一保护层。
[0015]上述的场效应晶体管的制备方法，其中，所述半导体结构还具有第一栅氧化层，所述第一栅氧化层位于所述虚拟栅极和所述硅衬底之间。
[0016]上述的场效应晶体管的制备方法，其中，所述半导体结构还具有覆盖所述虚拟栅极侧壁的第一侧墙；
[0017]在进行所述步骤S2时，依次去除所述虚拟栅极和位于所述虚拟栅极正下方的第一栅氧化层至所述硅衬底的上表面，形成所述栅极凹槽，且所述第一侧墙和剩余的第一栅氧化层构成第二侧墙。
[0018]上述的场效应晶体管的制备方法，其中，所述层间介质层的上表面与所述虚拟栅极的上表面齐平。
[0019]上述的场效应晶体管的制备方法，其中，所述第一锗化硅层的厚度小于等于lnm。
[0020]上述的场效应晶体管的制备方法，其中，所述步骤S5中的后续的栅极制备工艺包括于所述栅极凹槽中制备高K金属栅极的工艺步骤。
[0021]一种场效应晶体管，包括:
[0022]一半导体结构，该半导体结构包括硅衬底、层间介质层和栅极结构；
[0023]所述层间介质层覆盖所述硅衬底的上表面，所述栅极结构贯穿设置于所述层间介质层中，且于所述栅极结构下方的硅衬底中还嵌入设置有锗化硅层；
[0024]其中，所述栅极结构覆盖所述锗化硅层的上表面。
[0025]上述的场效应晶体管，其中，所述半导体结构上设置有PMOS区域，所述锗化硅层嵌入设置于所述PMOS区域内的栅极结构下方的硅衬底中。
[0026]上述的场效应晶体管，其中，所述半导体结构上还设置有NMOS区域，且在所述PMOS区域和所述NMOS区域之间的硅衬底中还设置有隔离结构。
[0027]上述的场效应晶体管，其中，所述栅极结构包括栅极、高K介质层和栅氧化层；
[0028]所述栅氧化层全覆盖所述锗化硅层的上表面，所述栅极位于所述栅氧化层的上方，所述高K介质层设置于所述栅氧化层与所述栅极之间，且该高K介质层覆盖所述栅极的底部及其侧壁。
[0029]上述的场效应晶体管，其中，所述栅极结构还包括侧墙结构，所述侧墙结构覆盖所述高K介质层和所述栅氧化层的侧壁。
[0030]上述的场效应晶体管，其中，所述栅氧化层材质为二氧化硅。
[0031]上述的场效应晶体管，其中，所述栅氧化层的厚度小于等于lnm。
[0032]上述发明具有如下优点或者有益效果:
[0033]综上所述，由于采用了上述技术方案，通过去除虚拟栅极和虚拟栅极下方的栅氧化层形成栅极凹槽，并于该栅极凹槽的底部制备第一锗化硅层，然后进行快速热氧化工艺，以将位于栅极凹槽底部的硅衬底部分转化为第二锗化硅层，形成局部的高迁移率沟道，同时将所述第一锗化硅层转化可以作为栅氧化层的二氧化硅层，上述形成局部的高迁移率沟道的方法，工艺简单易行，在提高了器件性能的同时，降低了生产成本，可应用于平面MOSFET, FinFET或TFET的制备工艺中。
[0034]具体
【附图说明】
[0035]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、夕卜形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
[0036]图1?7是本发明实施例中制备场效应晶体管的方法的流程结构示意图；
[0037]图8是本发明实施例中场效应晶体管的结构示意图。
【具体实施方式】
[0038]下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0039]实施例一:
[0040]图1?7是本发明实施例中制备场效应晶体管的方法的流程结构示意图。如图1?7所示:
[0041]本实施例涉及一种场效应晶体的制备方法，包括如下步骤:
[0042]步骤一，提供一半导体结构，该半导体结构具有一娃衬底1，和位于娃衬底I上方的虚拟栅极2，以及覆盖在虚拟栅极2侧壁的第一侧墙3，该半导体结构还包括位于虚拟栅极2和硅衬底I之间的第一栅氧化层4，其中，上述半导体结构上设置有PMOS区域和NMOS区域，且硅衬底I中设置有浅沟槽隔离101以隔开上述PMOS区域和NMOS区域，如图1所示的结构。
[0043]步骤二，制备层间介质层5覆盖裸露的硅衬底I的表面和第一侧墙3以及虚拟栅极2的表面，制备层间介质层5的方法可为物理气相沉积或化学气相沉积，如图2所示的结构。
[0044]步骤三,利用CMP(化学机械抛光，Chemical Mechanical Polishing)技术抛光层间介质层5直到暴露虚拟栅极2和第一侧墙3的上表面，得到抛光后剩余的层间介质层5'，此时，剩余的层间介质层5'的上表面与虚拟栅极2的上表面齐平，如图3所示的结构。
[0045]步骤四，于图3的结构上方旋涂一层光刻胶，将光刻胶曝光、显影后，于上述半导体结构的NMOS区域的上方形成一层光阻作为保护层(图中未示出)，利用湿法刻蚀或干法刻蚀依次去除上述半导体结构PMOS区域内虚拟栅极2、位于虚拟栅极2正下方的第一栅氧化层4至硅衬底I的上表面，形成栅极凹槽，且第一侧墙3和剩余的第一栅氧化层共同构成第二侧墙6，如图4所示的结构。
[0046]步骤五，利用物理气相沉积或化学气相沉积于图4的结构中的栅极凹槽的底部外延生长第一锗化娃层7,该沉积的第一锗化娃层7的厚度为d,其中d ( Inm (如lnm, 0.7nm或0.5nm等),如图5所示的结构。
[0047]步骤六,继续对图5的结构进行RTO (快速热氧化rapid thermal oxidat1n)工艺，以将位于栅极凹槽底部的娃衬底I部分转化为第二锗化娃层8,同时将第一锗化娃层7转化为二氧化硅层9，且二氧化硅层9全覆盖第二锗化硅层7的上表面，二氧化硅层9为第二栅氧化层，如图6所示的结构。
[0048]步骤七，于第二栅氧化层(二氧化硅层9)上方依次制备高k介质层10和金属栅极11形成HG/MG(高k/金属栅极)，其中，高k介质层10全覆盖