多芯片器件及其封装方法
【技术领域】
[0001]本发明一般涉及一种功率半导体器件及制备方法，更确切的说，本发明涉及一种至少包含双MOSFET的功率半导体器件及其制备方法。
【背景技术】
[0002]随着芯片封装尺寸缩小的趋势，器件具良好的热传导在半导体工艺和器件性能改善方面所起的作用越来越明显，如何使最终所获得的封装体具有最小尺寸，或者说使内部封装的晶片尺寸最大，这是对半导体行业的一个挑战。尤其是在一些功耗较大的封装类型上，如DC-DC转换器，通常将高端和低端MOSFET封装在同一封装体内，例如美国专利申请US12/188160的第二幅图片展示的集成两个MOSFET的半导体器件。
[0003]图1A?IB是包含高端、低端MOSFET的封装流程，先将高端M0SFET21粘贴至基座11上，和将低端M0SFET22粘贴至基座12上，然后在将M0SFET21正面的一些焊垫利用引线16连接到基座12的顶面上，其中很重要的一点就是要求低端M0SFET22远离基座11布置，以便在基座12留出一个较宽的区域来供引线16的键合。图1C展示了图1B中引线16两端的键合点形状，放大了的虚线框16A描述的是引线16键合在M0SFET21的焊垫上的球形焊点又称第一键合点，放大了的虚线框16B描述的是引线16键合在基座12顶面上的楔形焊点又称第二键合点，这个楔形焊点一般都带有针脚式键合段(stitchbond)和拉尾线段(tailbond),其拉尾线为下一个键合循环利用电弧形成金属球做准备。如果低端M0SFET22过于向高端M0SFET21或基座11的方向偏移，导致基座12顶面靠近基座12或者M0SFET21的区域12a比较窄，则引线16想要预期在基座12顶面上形成楔形焊点比较困难。可以参见图1C的劈刀30在基座12顶面形成楔形焊点的动作示意图，如果用于键合楔形焊点的区域12a过窄，劈刀30压焊引线16形成第二键合点的动作中极易碰击到低端M0SFET22的朝向高端M0SFET21的边缘，严重的会造成芯片局部区域崩裂。传统技术一般就是增大基座12的面积，使低端M0SFET22尽量向背离高端M0SFET21或基座11的方向偏移，并且至少保障楔形焊垫的拖尾段到低端M0SFET22的距离大于30mil或更大，来保障劈刀和芯片最小间距从而提高良率，这样带来的负面效应就是最终的器件尺寸过大，所以我们仍然面临着如何缩小器件尺寸的问题。当一些技术人员期翼将引线16替换成尺寸较大的金属片时，这一问题变得更棘手。
[0004]图1D的功率控制器件除了集成高、低端M0SFET21’、22’，还整合了一个控制IC23，高端M0SFET21’粘贴在基座11’上，低端M0SFET22’粘贴在基座12’上，控制IC粘贴在基座13上，控制IC23输出例如脉冲宽度调制信号或脉冲频率调制信号来控制高、低端M0SFET22’、22的开启或关闭，其中基座11’、12’、13是彼此分割断开的，高端M0SFET21’正面的一部分焊垫通过金属片25连接到基座12’上，低端M0SFET22’正面的一部分焊垫通过金属片26连接到基座12’附近的引脚14上，控制IC23与高、低端M0SFET21’、22’或其他引脚间通过键合引线连接。高、低端M0SFET21’、22’和控制IC23各自分别被单独承载在基座11’、12’、13上，它们大致位于同一平面，基座11’、12’、13占有一个较大的面积总和，无法达到缩小器件尺寸的目的。
【发明内容】
[0005]在一种实施方式中，本名提供一种多芯片器件的封装方法，包括以下步骤:提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；将一第一芯片粘附至第一基座的顶面；利用导电结构将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，其中连接至第二基座的导电结构具有被键合在第二基座顶面上的端部；在第二基座的顶面涂覆粘合材料以将一第二芯片粘附至第二基座的顶面。
[0006]上述的方法，在第二基座顶面涂覆粘合材料的步骤中，使粘合材料向所述端部偏移至其邻近所述端部的边界靠近或刚好接触所述端部。
[0007]上述的方法，在第二基座顶面涂覆粘合材料的步骤中，使粘合材料向所述端部偏移至其位于所述端部一侧的周边部分直接将所述端部覆盖住并包覆在内。
[0008]上述的方法，将第一芯片的一部分焊垫连接至第二基座顶面的步骤中，同时还利用导电结构将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上；以及完成第二芯片的粘贴步骤之后，利用导电结构将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的多个引脚上。
[0009]上述的方法，完成第二芯片的粘贴步骤之后，利用导电结构将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的多个引脚上，以及同时利用导电结构将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上。
[0010]上述的方法，还包括形成一塑封体的步骤，将所述芯片安装单元和第一、第二芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
[0011]上述的方法，还包括将背面带有非导电粘合胶的一第三芯片粘附至第一、第二芯片上的步骤；其中，用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分被嵌入在所述粘合胶之中；并且第一、第二芯片各自正面的每个焊垫至少有一部分区域未被第三芯片覆盖住。
[0012]上述的方法，进行第三芯片的粘贴之前，先利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的部分引脚上；及在第三芯片的粘贴步骤中，使第三芯片远离键合在第二芯片的焊垫与第二基座附近的引脚之间导电结构。
[0013]上述的方法，完成第三芯片的粘贴之后，再利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的部分引脚上。
[0014]上述的方法，在第三芯片的粘合步骤中，同时对金属材质的所述芯片安装单元进行加热以传递热量至粘合胶，以固化所述粘合胶。
[0015]上述的方法，用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分，其相对于第一芯片的正面处于最高点的部位至第一芯片正面的距离，比所述粘合胶的厚度值小。
[0016]上述的方法，完成第三芯片的粘贴之后，利用导电结构将第三芯片正面的一部分焊垫电性连接至第一、第二芯片各自正面的相对应的焊垫上；并且同时还利用导电结构将第三芯片正面的另一部分焊垫电性连接至第二基座附近的另一部分引脚上。
[0017]上述的方法，其特征在于，还包括形成一塑封体的步骤，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
[0018]上述的方法，将第一芯片粘贴至第一基座的粘合材料以及将第二芯片粘贴至第二基座的粘合材料皆为导电的粘合材料。
[0019]在一种实施方式中，本发明提供的一种多芯片器件的封装方法，包括以下步骤:提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；将第一、第二芯片分别粘附至第一、第二基座各自的顶面；利用导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上；将背面带有非导电粘合胶的一第三芯片粘附在第一、第二芯片上，用于将第一芯片一部分焊垫连接至第二基座顶面的所述导电结构位于第一芯片正面所在平面上方的部分被嵌入在所述粘合胶之中；其中，第一、第二芯片各自正面的每个焊垫至少有一部分区域未被第三芯片覆盖住；利用导电结构，将第三芯片正面的一部分焊垫电性连接至第一、第二芯片各自正面的相对应的焊垫上，和将第三芯片正面的另一部分焊垫电性连接至第二基座附近的一部分引脚上。
[0020]上述的方法，进行第三芯片的粘贴之前，先利用导电结构将第二芯片正面的一部分焊垫电性连接至第二基座附近的另一部分引脚上；及进行第三芯片的粘贴步骤中，使第三芯片远离连接在第二芯片正面的焊垫与第二基座附近的引脚之间导电结构。
[0021]上述的方法，完成第三芯片的粘贴后，再利用导电结构将第二芯片正面的一部分焊垫电性连接至第二基座附近的另一部分引脚上。
[0022]上述的方法，还包括形成一塑封体的步骤，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
[0023]在一种实施方式中，本发明提供的一种多芯片器件的封装方法，包括以下步骤:提供一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；将第一、第二芯片分别粘附至第一、第二基座各自的顶面，并使第二芯片粘附在第二基座顶面的远离第一基座的区域上；利用导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，并且连接至第二基座的导电结构具有被键合在第二基座顶面上的端部；将背面带有非导电的粘合胶的一第三芯片粘附至第二基座顶面的靠近第一基座的区域上；利用导电结构，将第三芯片正面的一部分焊垫相对应的电性连接至第一、第二芯片各自正面的焊垫上，将第三芯片正面的另一部分焊垫电性连接至第二基座附近的一部分引脚上。
[0024]上述的方法，在粘贴第三芯片的步骤中，使第三芯片向所述端部偏移至其背面的粘合胶邻近所述端部的边界靠近或刚好接触所述端部。
[0025]上述的方法，在粘贴第三芯片的步骤中，使第三芯片向所述端部偏移至其背面的粘合胶位于所述端部一侧的周边部分直接将所述端部覆盖住，并且所述端部被嵌入在所述周边部分内。
[0026]上述的方法，粘贴第三芯片之前，先利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的另一部分引脚上。
[0027]上述的方法，完成第三芯片的粘贴之后，利用导电结构将第二芯片正面的一部分焊垫相对应的电性连接至第二基座附近的另一部分引脚上。
[0028]上述的方法，在第三芯片的粘合步骤中，同时对金属材质的所述芯片安装单元进行加热以传递热量至粘合胶，以固化所述粘合胶。
[0029]上述的方法，用于将第一芯片的一部分焊垫连接至第二基座顶面的所述导电结构嵌入在粘合胶内的部分，其相对于第二基座的顶面处于最高点的部位至第二基座的顶面的距离，比所述粘合胶的厚度值小。
[0030]上述的方法，还包括形成一塑封体的步骤，将所述芯片安装单元与第一、第二和第三芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
[0031]在本发明提供的一种多芯片器件中，包括:一芯片安装单元，具有彼此分割开的第一、第二基座及多个引脚；分别粘附至第一、第二基座各自顶面的第一、第二芯片；多个导电结构，将第一芯片正面的一部分焊垫电性连接至第二基座顶面的靠近第一基座的区域上，和将第二芯片正面的各焊垫相对应的电性连接至第二基座附近的一部分引脚上；其中，连接在第一芯片的一部分焊垫和第二基座顶面间的导电结构的被键合在第二基座顶面上的端部，靠近或刚好接触第二芯片下方的粘合材料邻近所述端部的边界。
[0032]上述的多芯片器件，当所述端部靠近粘合材料邻近所述端部的边界时，所述端部至该边界之间的距离介于O?20mil。
[0033]上述的多芯片器件，还包括将第一芯片正面的另一部分焊垫电性连接至第一基座附近的引脚上的导电结构；和一塑封体，将所述芯片安装单元和第一、第二芯片以及各导电结构予以塑封包覆，其包覆方式为至少使第一、第二基座及各引脚的底面从塑封体中外露。
[0034]上述的