用于分布式机器学习的通信优化的制作方法

实施例大体涉及用于使用通用图形处理单元执行处理操作的逻辑。更具体地，各实施例涉及用于分布式机器学习的通信优化。
背景技术：
：神经网络模型可以实现为在非循环图中连接的节点(神经元)的集合。一种类型的神经网络，“前馈网络”，可以在其节点的输入层处接收输入(单个向量)，并且通过一系列隐藏层将输入映射到节点的输出层中的值。网络中的每个层由一组神经元组成，其中每个神经元完全连接到(多个)相邻层中的所有神经元，并且其中层内的神经元不共享任何连接。如果网络正在对分类建模，则输出层中的节点中的每一个可以表示实体所属的可能类别中的一种，并且每个输出节点的值可以表示输入实体属于该类别的概率。卷积神经网络(cnn)是另一种类型的神经网络模型，其可以通过对输入数据执行卷积运算来对特征检测进行建模。例如，在图像处理中，cnn可以接收原始图像数据输入，并随后输出表示原始数据的抽象的一组特征图。当前的并行图形数据处理包括开发用于对图形数据执行特定操作的系统和方法，所述特定操作诸如例如线性插值、曲面细分、光栅化、纹理映射、深度测试等。此外，可编程的通用图形处理器可以被配置成执行各种各样的操作以用于处理顶点和片段数据、以及用于执行通用并行处理操作。例如，具有单指令多线程(simt)架构的并行图形处理器被设计成使图形流水线中的并行处理量最大化。在simt架构中，多组并行线程尝试尽可能经常地一起同步执行程序指令，以提高处理效率。用于simt架构的软件和硬件的一般性概述可以在shanecook的《cuda编程(cudaprogramming)》，第3章，第37到51页(2013年)和/或nicholaswilt的《cuda手册，gpu编程的综合指南(cudahandbook，acomprehensiveguidetogpuprogramming)》，章节2.6.2到3.1.2(2013年6月)中找到。附图说明为了以能够详细理解本实施例的以上记载特征的方式，可以通过参考实施例来对以上简要概括的实施例进行更具体的描述，这些实施例中的一些在所附附图中被示出。然而，应当注意，所附附图仅示出典型实施例，并因此不应被认为是对其范围的限制。图1是根据实施例的处理系统的框图；图2是根据实施例的处理器的框图；图3是根据实施例的图形处理器的框图；图4是根据一些实施例的图形处理器的图形处理引擎的框图；图5是根据本文中所描述的一些实施例的图形处理器核的硬件逻辑的框图；图6a-6b示出了根据本文中描述的实施例的包括在图形处理器核中采用的处理元件阵列的线程执行逻辑；图7是示出了根据一些实施例的图形处理器指令格式的框图；图8是根据另一个实施例的图形处理器的框图；图9a-9b示出了根据一些实施例的图形处理器命令格式和命令序列；图10示出了根据一些实施例的数据处理系统的示例性图形软件架构；图11a是示出了根据实施例的ip核开发系统的框图；图11b示出了根据本文中描述的一些实施例的集成电路封装组件的横截面侧视图；图12是示出了根据实施例的示例性芯片上系统集成电路的框图；图13a-13b是示出根据本文中描述的实施例的用于在soc内使用的示例性图形处理器的框图；图14a-14b示出了根据本文中描述的实施例的附加示例性图形处理器逻辑；图15示出了根据实施例的机器学习软件栈；图16a-16b示出了示例性深度神经网络的各层；图17示出了示例性递归神经网络；图18示出了深度神经网络的训练和部署；图19是示出分布式学习的框图；图20a-20e示出了根据本文中描述的实施例的在跨多个计算节点执行的分布式机器学习计算操作期间使用的通信模式；图21a-21b示出了由本文中描述的实施例提供的机器学习缩放库的架构细节；图22示出了根据实施例的多节点训练网络；图23示出了根据实施例的使拓扑感知算法能够进行灵活节点分组的过程；图24a-24b示出了根据本文中描述的实施例的处理系统；图25示出了根据实施例的管理并行处理器计算节点之间和之内的通信qos的过程；图26示出了根据实施例的附加的多机箱计算系统；图27示出了根据实施例的主机接口开关；图28a-28c示出了实现持久深度学习通信的系统；图29a-29c示出了根据本文中描述的实施例用于实现用于推理的无服务器加速器池化的硬件和相关联的软件过程；图30a示出了根据实施例的训练或数据模型的恢复点的生成；图30b示出了根据实施例的具有多个冗余的机器学习处理系统；图31示出了根据实施例的与用于处理asdv上的突发硬件故障的附加算法相关联的计算逻辑；图32是根据本文中描述的实施例的数据处理系统的框图；图33是示出被配置成用于实现本文中所描述的实施例的一个或多个方面的计算机系统的框图；图34a-34d示出了根据实施例的并行处理器部件；图35a-35b是根据实施例的图形多处理器的框图；图36a-36g示出了其中多个gpu被通信地耦合至多个多核处理器的示例性架构；图37示出了根据实施例的图形处理流水线。具体实施方式出于解释的目的，阐述了许多具体的细节以提供对以下所描述的各实施例的透彻理解。然而，对本领域从业者而言将显而易见的是，在没有这些具体细节中的一些细节的情况下也可实践实施例。在其他实例中，以框图形式示出公知的结构和设备以避免使基本原理变得模糊，并且提供对实施例更透彻的理解。尽管参考图形处理器描述了以下实施例中的一些，但是本文中所描述的技术和教示可以应用于各种类型的电路或半导体设备，包括通用处理设备或图形处理设备。本文中提到“一个实施例”或“实施例”指示结合或联合该实施例所描述的特定特征、结构或特性可以被包括在这样的实施例中的至少一个实施例中。然而，在本说明书中的各个位置中短语“在一个实施例中”的出现不一定都是指同一个实施例。在以下描述和权利要求书中，可使用术语“耦合的”和“连接的”及其衍生词。应当理解，这些术语并不旨在作为彼此的同义词。“耦合的”用于指示两个或更多个元件彼此协作或相互作用，它们可以或可以不彼此直接物理或电接触。“连接的”用于指示在彼此耦合的两个或更多个元件之间通信的建立。在以下的描述中，图1-14提供了示例性数据处理系统和包含或涉及各种实施例的图形处理器逻辑的概述。图15-35提供了各实施例的特定细节。以下实施例的一些方面是参考图形处理器来描述的，而其他方面是关于诸如中央处理单元(cpu)之类的通用处理器来描述的。类似的技术和教导可以应用于其他类型的电路或半导体设备，包括但不限于集成众核处理器、gpu集群、或现场可编程门阵列(fpga)的一个或多个实例。一般而言，该教导适用于操纵或处理图像(例如，样本、像素)、顶点数据或几何数据的任何处理器或机器。系统概述图1是根据实施例的处理系统100的框图。在各实施例中，系统100包括一个或多个处理器102以及一个或多个图形处理器108，并且可以是单处理器台式系统、多处理器工作站系统或具有大量处理器102或处理器核107的服务器系统。在一个实施例中，系统100是被纳入到用于在移动设备、手持式设备或嵌入式设备中使用的芯片上系统(soc)集成电路内的处理平台。在一个实施例中，系统100可以包括或并入基于服务器的游戏平台、游戏控制台，包括游戏与媒体控制台、移动游戏控制台、手持式游戏控制台、或在线游戏控制台。在一些实施例中，系统100是移动电话、智能电话、平板计算设备或移动互联网设备。处理系统100还可包括可穿戴设备(诸如智能手表可穿戴设备、智能眼镜设备、增强现实设备、或虚拟现实设备)、与所述可穿戴设备耦合、或者集成在所述可穿戴设备中。在一些实施例中，处理系统100是电视或机顶盒设备，所述电视或机顶盒设备具有一个或多个处理器102以及由一个或多个图形处理器108生成的图形界面。在一些实施例中，一个或多个处理器102每个包括用于处理指令的一个或多个处理器核107，所述指令在被执行时执行系统和用户软件的操作。在一些实施例中，一个或多个处理器核107中的每个处理器核被配置成用于处理专用的指令集109。在一些实施例中，指令集109可以促进复杂指令集计算(cisc)、精简指令集计算(risc)、或经由超长指令字(vliw)的计算。多个处理器核107可以各自处理不同的指令集109，所述指令集可以包括用于促进对其他指令集进行仿真的指令。处理器核107还可以包括其他处理设备，如数字信号处理器(dsp)。在一些实施例中，处理器102包括高速缓存存储器104。取决于架构，处理器102可以具有单个内部高速缓存或内部高速缓存的多个级。在一些实施例中，在处理器102的各部件当中共享高速缓存存储器。在一些实施例中，处理器102还使用外部高速缓存(例如，3级(l3)高速缓存或末级高速缓存(llc))(未示出)，可以使用已知的高速缓存一致性技术来在处理器核107当中共享外部高速缓存。另外地，寄存器堆106包括在处理器102中，所述处理器可以包括用于存储不同类型的数据的不同类型的寄存器(例如，整数寄存器、浮点寄存器、状态寄存器、和指令指针寄存器)。一些寄存器可以是通用寄存器，而其他寄存器可以专用于处理器102的设计。在一些实施例中，一个或多个处理器102与一个或多个接口总线110耦合，所述接口总线用于在处理器102与系统100中的其他部件之间传输通信信号，如地址、数据、或控制信号。在一个实施例中，接口总线110可以是处理器总线，如直接媒体接口(dmi)总线的版本。然而，处理器总线不限于dmi总线并且可以包括一个或多个外围部件互连总线(例如，pci、pciexpress)、存储器总线或其他类型的接口总线。在一个实施例中，(多个)处理器102包括集成存储器控制器116和平台控制器中枢130。存储器控制器116促进存储器设备与系统100的其他部件之间的通信，而平台控制器中枢(pch)130经由本地i/o总线提供到i/o设备的连接。存储器设备120可以是动态随机存取存储器(dram)设备、静态随机存取存储器(sram)设备、闪存设备、相变存储器设备、或具有用作处理存储器的合适性能的某种其他存储器设备。在一个实施例中，存储器设备120可以作为系统100的系统存储器来操作，用于存储数据122和指令121以供在所述一个或多个处理器102执行应用程序或进程时使用。存储器控制器116还与可选的外部图形处理器112耦合，所述外部图形处理器可以与处理器102中的所述一个或多个图形处理器108进行通信从而执行图形操作和媒体操作。在一些实施例中，显示设备111可以连接至(多个)处理器102。显示设备111可以是以下各项中的一项或多项：内部显示设备，如在移动电子设备或膝上型设备中；或经由显示接口(例如，显示端口等)附接的外部显示设备。在一个实施例中，显示设备111可以是头戴式显示器(hmd)，如用于虚拟现实(vr)应用或增强现实(ar)应用中使用的立体显示设备。在一些实施例中，平台控制器中枢130使得外围设备能够经由高速i/o总线连接至存储器设备120和处理器102。i/o外围设备包括但不限于：音频控制器146、网络控制器134、固件接口128、无线收发器126、触摸传感器125、数据存储设备124(例如，硬盘驱动器、闪存等)。数据存储设备124可以经由存储接口(例如，sata)或经由如外围部件互连总线(例如，pci、pciexpress)等外围总线来进行连接。触摸传感器125可以包括触摸屏传感器、压力传感器、或指纹传感器。无线收发器126可以是wi-fi收发器、蓝牙收发器、或移动网络收发器，如3g、4g或长期演进(lte)收发器。固件接口128使得能够与系统固件进行通信，并且可以例如是统一可扩展固件接口(uefi)。网络控制器134可以使能到有线网络的网络连接。在一些实施例中，高性能网络控制器(未示出)与接口总线110耦合。在一个实施例中，音频控制器146是多声道高清音频控制器。在一个实施例中，系统100包括用于将传统(例如，个人系统2(ps/2))设备耦合至系统的可选的传统i/o控制器140。平台控制器中枢130还可以连接至一个或多个通用串行总线(usb)控制器142连接输入设备，如键盘和鼠标143组合、相机144、或其他usb输入设备。将认识到的是，所示出的系统100是示例性的而非限制性的，因为还可以使用以不同方式配置的其他类型的数据处理系统。例如，存储器控制器116和平台控制器中枢130的实例可以集成到分立式外部图形处理器，如外部图形处理器112。在一个实施例中，平台控制器中枢130和/或存储器控制器160可以在所述一个或多个处理器102外部。例如，系统100可以包括外部存储器控制器和平台控制器中枢，所述外部存储器控制器和外围控制器可以被配置为在与(多个)处理器102通信的系统芯片组内的存储器控制器中枢和外围控制器中枢。图2是处理器200的实施例的框图，所述处理器具有一个或多个处理器核202a至202n、集成存储器控制器214、以及集成图形处理器208。图2的具有与此处任何其他附图中的元件相同的参考号(或名称)的那些元件可采用与在本文中其他地方描述的方式相类似的任何方式进行操作或起作用，但不限于这些。处理器200可包括多达且包括由虚线框表示的附加核202n的附加核。处理器核202a至202n各自包括一个或多个内部高速缓存单元204a至204n。在一些实施例中，每个处理器核还可以访问一个或多个共享的高速缓存单元206。内部高速缓存单元204a至204n和共享高速缓存单元206表示处理器200内部的高速缓存存储器层级结构。高速缓存存储器层级结构可以包括每个处理器核内的至少一级指令和数据高速缓存以及一级或多级共享中级高速缓存，诸如2级(l2)、3级(l3)、4级(l4)、或其他级的高速缓存，其中，最高级的高速缓存在外部存储器之前被分类为llc。在一些实施例中，高速缓存一致性逻辑维持各高速缓存单元206与204a至204n之间的一致性。在一些实施例中，处理器200还可以包括一组一个或多个总线控制器单元216和系统代理核210。一个或多个总线控制器单元216管理一组外围总线，诸如一个或多个pci或pci快速总线。系统代理核210提供对各处理器部件的管理功能。在一些实施例中，系统代理核210包括一个或多个集成存储器控制器214用于管理对各外部存储器设备(未示出)的访问。在一些实施例中，处理器核202a至202n中的一个或多个包括对同步多线程的支持。在这种实施例中，系统代理核210包括用于在多线程处理过程中协调和操作核202a至202n的部件。另外，系统代理核210还可以包括功率控制单元(pcu)，所述功率控制单元包括用于调节处理器核202a至202n的功率状态的逻辑和部件以及图形处理器208。在一些实施例中，另外，处理器200还包括用于执行图形处理操作的图形处理器208。在一些实施例中，图形处理器208耦合至共享高速缓存单元206集以及系统代理核210，所述系统代理核包括一个或多个集成存储器控制器214。在一些实施例中，系统代理核210还包括显示控制器211以便将图形处理器输出驱动到一个或多个耦合的显示器。在一些实施例中，显示控制器211还可以是经由至少一个互连与图形处理器耦合的单独模块，或者可以集成在图形处理器208内。在一些实施例中，基于环的互连单元212用于耦合处理器200的内部部件。然而，可以使用替代性互连单元，比如点到点互连、切换式互连、或其他技术，包括本领域众所周知的技术。在一些实施例中，图形处理器208经由i/o链路213与环形互连212耦合。示例性i/o链路213表示多个i/o互连中的多个品种中的至少一种，包括促进各处理器部件与高性能嵌入式存储器模块218(比如edram模块)之间的通信的封装体i/o互连。在一些实施例中，处理器核202a至202n中的每个处理器核以及图形处理器208将嵌入式存储器模块218用作共享末级高速缓存。在一些实施例中，处理器核202a至202n是执行相同指令集架构的同构核。在另一实施例中，处理器核202a至202n在指令集架构(isa)方面是异构的，其中，处理器核202a至202n中的一者或多者执行第一指令集，而其他核中的至少一者执行所述第一指令集的子集或不同的指令集。在一个实施例中，处理器核202a至202n就微架构而言是同质的，其中，具有相对较高功耗的一个或多个核与具有较低功耗的一个或多个功率核耦合。另外，处理器200可以实现在一个或多个芯片上或者被实现为具有除其他部件之外的所展示的部件的soc集成电路。图3是图形处理器300的框图，所述图形处理器可以是分立式图形处理单元、或者可以是与多个处理核集成的图形处理器。在一些实施例中，图形处理器经由到图形处理器上的寄存器的映射i/o接口并且利用被放置在处理器存储器中的命令与存储器进行通信。在一些实施例中，图形处理器300包括用于访问存储器的存储器接口314。存储器接口314可以是到本地存储器、一个或多个内部高速缓存、一个或多个共享外部高速缓存、和/或到系统存储器的接口。在一些实施例中，图形处理器300还包括显示控制器302，所述显示控制器用于将显示输出数据驱动到显示设备320。显示控制器302包括用于显示器的一个或多个重叠平面的硬件以及多层视频或用户接口元件的组成。显示设备320可以是内部或外部显示设备。在一个实施例中，显示设备320是头戴式显示设备，如虚拟现实(vr)显示设备或增强现实(ar)显示设备。在一些实施例中，图形处理器300包括用于编码、解码、或者向、从或在一个或多个媒体编码格式之间进行媒体代码转换的视频编解码器引擎306，包括但不限于：运动图像专家组(mpeg)格式(比如mpeg-2)、高级视频译码(avc)格式(比如h.264/mpeg-4avc)、以及电影&电视工程师协会(smpte)421m/vc-1、和联合图像专家组(jpeg)格式(比如jpeg、以及运动jpeg(mjpeg)格式)。在一些实施例中，图形处理器300包括用于执行二维(2d)光栅化器操作包括例如位边界块传递的块图像传递(blit)引擎304。然而，在一个实施例中，使用图形处理引擎(gpe)310的一个或多个部件执行2d图形操作。在一些实施例中，gpe310是用于执行图形操作的计算引擎，所述图形操作包括三维(3d)图形操作和媒体操作。在一些实施例中，gpe310包括用于执行3d操作的3d流水线312，比如使用作用于3d图元形状(例如，矩形、三角形等)的处理功能来渲染三维图像和场景。3d流水线312包括可编程且固定的功能元件，所述可编程且固定的功能元件在到3d/媒体子系统315的元件和/或生成的执行线程内执行各种任务。虽然3d流水线312可以用于执行媒体操作，但是gpe310的实施例还包括媒体流水线316，所述媒体流水线具体地用于执行媒体操作，诸如视频后处理和图像增强。在一些实施例中，媒体流水线316包括固定功能或可编程逻辑单元以便代替、或代表视频编解码器引擎306来执行一种或多种专门的媒体操作，比如视频解码加速、视频解交织、以及视频编码加速。在一些实施例中，另外，媒体流水线316还包括线程生成单元以便生成用于在3d/媒体子系统315上执行的线程。所生成的线程对3d/媒体子系统315中所包括的一个或多个图形执行单元执行对媒体操作的计算。在一些实施例中，3d/媒体子系统315包括用于执行3d流水线312和媒体流水线316生成的线程的逻辑。在一个实施例中，流水线向3d/媒体子系统315发送线程执行请求，所述3d/媒体子系统包括用于仲裁并将各请求分派到可用的线程执行资源的线程分派逻辑。执行资源包括用于处理3d和媒体线程的图形执行单元阵列。在一些实施例中，3d/媒体子系统315包括用于线程指令和数据的一个或多个内部高速缓存。在一些实施例中，所述子系统还包括共享存储器(包括寄存器和可寻址存储器)以便在线程之间共享数据并用于存储输出数据。图形处理引擎图4是根据一些实施例的图形处理器的图形处理引擎410的框图。在一个实施例中，图形处理引擎(gpe)410是图3所示的gpe310的一个版本。图4的具有与此处任何其他附图中的元件相同的参考号(或名称)的那些元件可采用与在本文中其他地方描述的方式相类似的任何方式进行操作或起作用，但不限于这些。例如，展示了图3的3d流水线312和媒体流水线316。媒体流水线316在gpe410的一些实施例中是可选的，并且可以不显式地地包括在gpe410内。例如以及在至少一个实施例中，单独的媒体和/或图像处理器被耦合至gpe410。在一些实施例中，gpe410与命令流转化器403耦合或包括所述命令流转化器，所述命令流转化器向3d流水线312和/或媒体流水线316提供命令流。在一些实施例中，命令流转化器403与存储器耦合，所述存储器可以是系统存储器、或者是内部高速缓存存储器和共享高速缓存存储器中的一个或多个。在一些实施例中，命令流转化器403从存储器接收命令并将这些命令发送至3d流水线312和/或媒体流水线316。所述命令是从存储用于3d流水线312和媒体流水线316的环形缓冲器获取的指示。在一个实施例中，环形缓冲器可以另外包括存储多批多命令的批命令缓冲器。用于3d流水线312的命令还可以包括对在存储器中存储的数据的引用，诸如但不限于用于3d流水线312的顶点数据和几何数据和/或用于媒体流水线316的图像数据和存储器对象。3d流水线312和媒体流水线316通过经由各自流水线内的逻辑执行操作或者通过将一个或多个执行线程分派至执行图形核阵列414来处理所述命令和数据。在一个实施例中，图形核阵列414包括一个或多个图形核块(例如，(多个)图形核415a、(多个)图形核415b)，每个块包括一个或多个图形核。每个图形核包括一组图形执行资源，所述一组图形执行资源包括：用于执行图形操作和计算操作的通用执行逻辑和图形专用执行逻辑；以及固定功能纹理处理逻辑和/或机器学习和人工智能加速逻辑。在各个实施例中，3d流水线312包括：固定功能逻辑和可编程逻辑，用于通过处理指令并将执行线程分派给图形核阵列414来处理一个或多个着色器程序，诸如顶点着色器、几何着色器、像素着色器、片段着色器、计算着色器或其他着色器程序。图形核阵列414提供了供在处理这些着色器程序时使用的统一的执行资源块。图形核阵列414的(多个)图形核415a至414b内的多用途执行逻辑(例如，执行单元)包括对各种3dapi着色器语言的支持，并且可以执行与多个着色器相关联的多个同步执行线程。在一些实施例中，图形核阵列414还包括用于执行诸如视频和/或图像处理的媒体功能的执行逻辑。在一个实施例中，除了图形处理操作之外，执行单元还包括可编程以执行并行通用计算操作的通用逻辑。通用逻辑可以与图1的(多个)处理器核107或图2中的核202a至202n内的通用逻辑并行地或结合地执行处理操作。由在图形核阵列414上执行的线程生成的输出数据可以将数据输出到统一返回缓冲器(urb)418中的存储器。urb418可以存储多个线程的数据。在一些实施例中，urb418可以用于在图形核阵列414上执行的不同线程之间发送数据。在一些实施例中，urb418可以另外用于图形核阵列上的线程与共享功能逻辑420内的固定功能逻辑之间的同步。在一些实施例中，图形核阵列414是可缩放的，使得所述阵列包括可变数量的图形核，这些图形核各自具有基于gpe410的目标功率和性能等级的可变数量的执行单元。在一个实施例中，执行资源是动态可缩放的，从而可以根据需要启用或禁用执行资源。图形核阵列414与共享功能逻辑420耦合，所述共享功能逻辑包括在图形核阵列中的图形核之间共享的多个资源。共享功能逻辑420内的共享功能是向图形核阵列414提供专用补充功能的硬件逻辑单元。在各种实施例中，共享功能逻辑420包括但不限于采样器421、数学422和线程间通信(itc)423逻辑。另外，一些实施例实现共享功能逻辑420内的一个或多个高速缓存425。在给定的专用功能的需求不足以包含在图形核阵列414中的情况下实施共享功能。相反，所述专用功能的单个实例被实施为共享功能逻辑420中的独立实体并且在图形核阵列414内的执行资源之间共享。在图形核阵列414之间共享并包括在图形核阵列414内的精确的一组功能在各实施例之间变化。在一些实施例中，共享功能逻辑420内由图形核阵列414广泛使用的专用共享功能可以包括在图形核阵列414内的共享功能逻辑416内。在各个实施例中，图形核阵列414内的共享功能逻辑416可以包括共享功能逻辑420内的一些或所有逻辑。在一个实施例中，共享功能逻辑420内的所有逻辑元件可以在图形核阵列414的共享功能逻辑416内重复。在一个实施例中，共享功能逻辑420被执行以便支持图形核阵列414内的共享功能逻辑416。图5是根据本文中所描述的一些实施例的图形处理器核500的硬件逻辑的框图。图5具有与本文中的任意其他附图的元件相同的附图标记(或名称)的元件可以以类似于本文中其他地方描述的任何方式操作或运行，但不限于此。在一些实施例中，所示的图形处理器核500被包括在图4的图形核阵列414内。图形处理器核500(有时称为核片)可以是模块化图形处理器内的一个或多个图形核。图形处理器核500是示例性的一个图形核片，并且如本文中所描述的图形处理器可包括基于目标功率和性能包络的多个图形核片。每个图形核500可以包括与多个子核501a-501f(也称为子片)耦合的固定功能块530，这些子核包括通用和固定功能逻辑的模块化块。将理解，如本文所描述的，对“逻辑”的引用可以包括，例如，被配置成执行所描述的操作的软件、硬件、固件或其任意组合。在一些实施例中，固定功能块530包括几何/固定功能流水线536，所述几何/固定功能流水线例如在低性能和/或低功率图形处理器实施方式中可以由图形处理器500中的所有子核共享。在各个实施例中，几何/固定功能流水线536包括3d固定功能流水线(例如，如在图3和图4中的3d流水线312)、视频前端单元、线程派生器和线程分派器、以及管理如图4的统一返回缓冲器418等统一返回缓冲器的统一返回缓冲器管理器。在一个实施例中，固定功能块530还包括图形soc接口537、图形微控制器538和媒体流水线539。图形soc接口537提供了图形核500与芯片上系统集成电路内的其他处理器核之间的接口。图形微控制器538是可配置成管理图形处理器500的包括线程分派、调度和先占(pre-emption)在内的各种功能的可编程子处理器。媒体流水线539(例如，图3和图4的媒体流水线316)包括用于促进对包括图像数据和视频数据在内的多媒体数据进行解码、编码、预处理和/或后处理的逻辑。媒体流水线539经由对子核501至501f内的计算或采样逻辑的请求来实施媒体操作。在一个实施例中，soc接口537使得图形核500能够与通用应用处理器核(例如，cpu)和/或soc内的其他部件进行通信，这些其他部件包括如共享末级高速缓存存储器等存储器层级架构元件、系统ram、和/或嵌入式片上或封装体上dram。soc接口537还可以使能与soc内如相机成像流水线等固定功能设备进行通信，并且使能使用和/或实施可以在图形核500与soc内的cpu之间共享的全局存储器原子。soc接口537还可以实施针对图形核500的功率管理控制，并且使能图形核500的时钟域与soc内的其他时钟域之间的接口。在一个实施例中，soc接口537使得能够从被配置成向图形处理器内的一个或多个图形核中的每一个提供命令和指令的命令流转化器和全局线程分派器处接收命令缓冲器。当媒体操作将要执行时，这些命令和指令可以被分派给媒体流水线539，或者当图形处理操作将要执行时，这些命令和指令可以被分派给几何和固定功能流水线(例如，几何和固定功能流水线536、几何和固定功能流水线514)。图形微控制器538可以被配置成执行针对图形核500的各种调度任务和管理任务。在一个实施例中，图形微控制器538可以对子核501a至501f内的执行单元(eu)阵列502a至502f、504a至504f内的各个图形并行引擎执行图形和/或计算工作负荷调度。在这种调度模型中，在包括图形核500的soc的cpu核上执行的主机软件可以经由多个图形处理器门铃(doorbell)之一来提交工作负荷，这调用了对适当图形引擎的调度操作。调度操作包括：确定接下来要运行哪个工作负荷、向命令流转化器提交工作负荷、对在引擎上运行的现有工作负荷进行先占、监测工作负荷的进程、以及通知主机软件何时完成工作负荷。在一个实施例中，图形微控制器538还可以促进图形核500的低功率或空闲状态，从而为图形核500提供独立于操作系统和/或系统上的图形驱动器软件跨低功率状态转换来对图形核500内的寄存器进行保存和恢复的能力。图形核500可以具有多于或少于所展示的子核501a至501f，多达n个模块化子核。对于每组n个子核，图形核500还可以包括共享功能逻辑510、共享存储器和/或高速缓存存储器512、几何/固定功能流水线514、以及用于加速各种图形和计算处理操作的附加固定功能逻辑516。共享功能逻辑510可以包括与可由图形核500内的每n个子核共享的图4共享功能逻辑420相关联的逻辑单元(例如，采样器逻辑、数学逻辑、和/或线程间通信逻辑)。共享存储器和/或高速缓存存储器512可以是用于图形核500内的所述一组n个子核501a至501f的末级高速缓存，并且还可以充当可由多个子核访问的共享存储器。几何/固定功能流水线514可以代替几何/固定功能流水线536被包括在固定功能块530内，并且可以包括相同的或类似的逻辑单元。在一个实施例中，图形核500包括附加固定功能逻辑516，所述附加固定功能逻辑可以包括供由图形核500使用的各种固定功能加速逻辑。在一个实施例中，附加固定功能逻辑516包括供在仅位置着色中使用的附加几何流水线。在仅位置着色中，存在两个几何流水线：几何/固定功能流水线516、536内的完全几何流水线；以及拣选流水线，所述拣选流水线是可以包括在附加固定功能逻辑516内的附加几何流水线。在一个实施例中，拣选流水线是完全几何流水线的精简版本。完全流水线和拣选流水线可以执行同一应用的不同实例，每个实例具有单独的上下文。仅位置着色可以隐藏被丢弃三角形的较长拣选运行，从而在一些实例中使得能够更早完成着色。例如并且在一个实施例中，附件固定功能逻辑516内的拣选流水线逻辑可以与主应用并行地执行位置着色器，并且通常比完全流水线更快地生成关键结果，因为完全流水线仅对顶点的位置属性进行取出和着色，而不向帧缓冲器执行对像素的光栅化和渲染。拣选流水线可以使用所生成的关键结果来计算所有三角形的可见性信息，而无需考虑那些三角形是否被拣选。完全流水线(其在本实例中可以被称为重放(replay)流水线)可以消耗可见性信息以便跳过被拣选的三角形从而仅对最终被传递到光栅化阶段的可见三角形进行着色。在一个实施例中，附加固定功能逻辑516还可以包括用于包括针对机器学习训练或推理在内的实施方式的机器学习加速逻辑，如固定功能矩阵乘法逻辑。在每个图形子核501a至501f内包括可以用来响应于图形流水线、媒体流水线、或着色器程序的请求而执行图形操作、媒体操作和计算操作的一组执行资源。图形子核501a至501f包括：多个eu阵列502a至502f、504a至504f；线程分派和线程间通信(td/ic)逻辑503a至503f；3d(例如，纹理)采样器505a至505f；媒体采样器506a至506f；着色器处理器507a至507f；以及共享本地存储器(slm)508a至508f。eu阵列502a至502f、504a至504f各自包括多个执行单元，所述多个执行单元为能够执行浮点逻辑运算和整数/定点逻辑运算以便为图形操作、媒体操作或计算操作服务的通用图形处理单元，包括图形程序、媒体程序或计算着色器程序。td/ic逻辑503a至503f执行针对子核内的执行单元的本地线程分派和线程控制操作，并且促进在所述子核的执行单元上执行的线程之间的通信。3d采样器505a至505f可以将纹理或其他3d图形相关的数据读取到存储器中。3d采样器可以基于所配置的样本状态以及与给定纹理相关联的纹理格式来以不同方式读取纹理数据。媒体采样器506a至506f可以基于与媒体数据相关联的类型和格式来执行类似的读取操作。在一个实施例中，每个图形子核501a至501f可以交替地包括统一3d和媒体采样器。在子核501a至501f中的每一个内的执行单元上执行的线程可以利用每个子核内的共享本地存储器508a至508f，以便使得在线程组内执行的线程能够使用公共片上存储器池来执行。执行单元图6a至图6b展示了根据本文所描述的实施例的包括在图形处理器核中所采用的处理元件阵列的线程执行逻辑600。图6a至图6b的具有与本文任何其他附图中的元件相同的参考号(或名称)的那些元件可采用与在本文中其他地方描述的方式相类似的任何方式进行操作或起作用，但不限于这些。图6a展示了线程执行逻辑600的概览，所述线程执行逻辑可以包括被展示为具有图5的每个子核501a至501f的硬件逻辑的变体。图6b展示了执行单元的示例性内部细节。如图6a中所示，在一些实施例中，线程执行逻辑600包括着色器处理器602、线程分派器604、指令高速缓存606、包括多个执行单元608a至608n的可缩放执行单元阵列、采样器610、数据高速缓存612、以及数据端口614。在一个实施例中，可缩放执行单元阵列可以通过基于工作负荷的计算需求来启用或禁用一个或多个执行单元(例如，执行单元608a，608b，608c，608d，一直到608n-1和608n中的任一个)来动态地缩放。在一个实施例中，所包括的部件经由互连结构而互连，所述互连结构链接到部件中的每个部件。在一些实施例中，线程执行逻辑600包括通过指令高速缓存606、数据端口614、采样器610、以及执行单元阵列608a至608n中的一者或多者到存储器(如系统存储器或高速缓存存储器)的一个或多个连接件。在一些实施例中，每个执行单元(例如，608a)是能够执行多个同步硬件线程同时针对每个线程并行地处理多个数据元素的独立可编程通用计算单元。在各种实施例中，执行单元608a至608n的阵列是可缩放的以包括任意数量的单独执行单元。在一些实施例中，执行单元608a至608n主要用于执行着色器程序。着色器处理器602可以处理各种着色器程序并且经由线程分派器604分派与着色器程序相关联的执行线程。在一个实施例中，线程分派器包括用于对来自图形和媒体流水线的线程发起请求进行仲裁并且在一个或多个执行单元608a至608n上实例化所请求的线程的逻辑。例如，几何流水线可以将顶点处理、曲面细分或几何处理线程分派至线程执行逻辑进行处理。在一些实施例中，线程分派器604还可处理来自执行着色器程序的运行时间线程生成请求。在一些实施例中，执行单元608a至608n支持指令集(所述指令集包括对许多标准3d图形着色器指令的原生支持)，从而使得以最小的转换执行来自图形库(例如，direct3d和opengl)的着色器程序。这些执行单元支持顶点和几何处理(例如，顶点程序、几何程序、顶点着色器)、像素处理(例如，像素着色器、片段着色器)以及通用处理(例如，计算和媒体着色器)。执行单元608a至608n中的每一个都能够执行多发布单指令多数据(simd)，并且多线程操作能够在面对较高等待时间的存储器访问时实现高效的执行环境。每个执行单元内的每个硬件线程都具有专用的高带宽寄存器堆和相关的独立线程状态。对于具有整数、单精度浮点运算和双精度浮点运算、simd分支功能、逻辑运算、超越运算和其他混杂运算的流水线，执行是每个时钟的多发布。在等待来自存储器或共享功能之一的数据时，执行单元608a至608n内的依赖性逻辑使等待线程休眠，直到所请求的数据已返回。当等待线程正在休眠时，硬件资源可能会专门用于处理其他线程。例如，在与顶点着色器操作相关联的延迟期间，执行单元可以执行像素着色器、片段着色器或包括不同顶点着色器的另一种类型的着色器程序的操作。执行单元608a至608n中的每个执行单元在数据元素阵列上进行操作。数据元素的数量是“执行大小”、或指令的信道数。执行通道是执行数据元素访问、掩蔽、和指令内的流控制的逻辑单元。通道的数量可以与针对特定图形处理器的物理算术逻辑单元(alu)或浮点单元(fpu)的数量无关。在一些实施例中，执行单元608a至608n支持整数和浮点数据类型。执行单元指令集包括simd指令。各种数据元素可作为压缩数据类型存储在寄存器中，并且执行单元将基于元素的数据大小来处理各种元素。例如，当在256位宽的向量上进行操作时，所述256位的向量存储在寄存器中，并且所述执行单元作为四个单独64位压缩数据元素(四倍字长(qw)大小的数据元素)、八个单独32位压缩数据元素(双倍字长(dw)大小的数据元素)、十六个单独16位压缩数据元素(字长(w)大小的数据元素)、或三十二个单独8位数据元素(字节(b)大小的数据元素)在所述向量上进行操作。然而，不同的向量宽度和寄存器大小是可能的。在一个实施例中，可以将一个或多个执行单元组合到融合执行单元609a至609n中，所述融合执行单元具有对于融合eu而言共同的线程控制逻辑(607a至607n)。可以将多个eu融合到一个eu组中。所述融合eu组中的每个eu可以被配置成执行单独的simd硬件线程。融合eu组中的eu数量可以根据实施例而变化。另外，可以每个eu地执行不同的simd宽度，包括但不限于simd8、simd16和simd32。每个融合图形执行单元609a至609n包括至少两个执行单元。例如，融合执行单元609a包括第一eu608a、第二eu608b、以及对于第一eu608a和第二eu608b而言共同的线程控制逻辑607a。线程控制逻辑607a控制在融合图形执行单元609a上执行的线程，从而允许融合执行单元609a至609n内的每个eu使用共同指令指针寄存器来执行。一个或多个内部指令高速缓存(例如，606)包括在所述线程执行逻辑600中以便高速缓存所述执行单元的线程指令。在一些实施例中，一个或多个数据高速缓存(例如，612)被包括用于高速缓存在线程执行过程中的线程数据。在一些实施例中，采样器610被包括用于为3d操作提供纹理采样并且为媒体操作提供媒体采样。在一些实施例中，采样器610包括专门的纹理或媒体采样功能，以便在向执行单元提供采样数据之前在采样过程中处理纹理或媒体数据。在执行过程中，图形和媒体流水线经由线程生成和分派逻辑向线程执行逻辑600发送线程发起请求。一旦一组几何对象已经被处理并被光栅化成像素数据，则着色器处理器602内的像素处理器逻辑(例如，像素着色器逻辑、片段着色器逻辑等)被调用以便进一步计算输出信息并且使得结果被写入到输出表面(例如，色彩缓冲器、深度缓冲器、模板印刷(stencil)缓冲器等)。在一些实施例中，像素着色器或片段着色器计算各顶点属性的值，所述各顶点属性跨光栅化对象被内插。在一些实施例中，着色器处理器602内的像素处理器逻辑然后执行应用编程接口(api)供应的像素或片段着色器程序。为了执行着色器程序，着色器处理器602经由线程分派器604将线程分派至执行单元(例如，608a)。在一些实施例中，着色器处理器602使用采样器610中的纹理采样逻辑来访问存储器中所存储的纹理图中的纹理数据。对纹理数据和输入几何数据的算术运算计算每个几何片段的像素颜色数据，或丢弃一个或多个像素而不进行进一步处理。在一些实施例中，数据端口614提供存储器访问机制，供线程执行逻辑600将经处理的数据输出至存储器以便在图形处理器输出流水线上进行进一步处理。在一些实施例中，数据端口614包括或耦合至一个或多个高速缓存存储器(例如，数据高速缓存612)从而经由数据端口来高速缓存数据以供存储器访问。如图6b中所展示的，图形执行单元608可以包括指令取出单元637、通用寄存器堆阵列(grf)624、架构寄存器堆阵列(arf)626、线程仲裁器622、发送单元630、分支单元632、一组simd浮点单元(fpu)634、以及在一个实施例中的一组专用整数simdalu635。grf624和arf626包括与在图形执行单元608中可能活跃的每个同步的硬件线程相关联的所述一组通用寄存器堆和架构寄存器堆。在一个实施例中，在arf626中维持每线程架构状态，而在线程执行期间所使用的数据被存储在grf624中。每个线程的执行状态，包括每个线程的指令指针，可以保持在arf626中的线程专用寄存器中。在一个实施例中，图形执行单元608具有作为同步多线程化(smt)与细粒度交织多线程化(imt)的组合的架构。所述架构具有模块化配置，所述模块化配置可以基于每执行单元的目标同步线程数量和目标寄存器数量而在设计时得到微调，在所述模块化配置中，跨用于执行多个同步线程的逻辑来划分执行单元资源。在一个实施例中，图形执行单元608可以共同发布多条指令，这些指令可以各自是不同的指令。图形执行单元线程608的线程仲裁器622可以将指令分派给以下各项中的一项以供执行：发送单元630、分支单元642或(多个)simdfpu634。每个执行线程可以访问grf624内的128个通用寄存器，其中，每个寄存器可以存储可作为具有32位数据元素的simd8元素向量访问的32个字节。在一个实施例中，每个执行单元线程访问grf624内的4个千字节，但是实施例并不限于此，并且在其他实施例中可以提供更多或更少的寄存器资源。在一个实施例中，多达七个线程可以同步执行，但是每执行单元的线程数量还可以根据实施例而变化。在七个线程可以访问4个千字节的实施例中，grf624可以存储总共28千字节。灵活寻址模式可以准许对多个寄存器进行一起寻址，从而高效地建立更宽的寄存器或者表示跨步矩形块数据结构。在一个实施例中，经由通过消息传递发送单元630所执行的“发送”指令来分派存储器操作、采样器操作以及其他较长时延系统通信。在一个实施例中，分支指令被分派给专用分支单元632以便促进simd发散和最终收敛。在一个实施例中，图形执行单元608包括用于执行浮点运算的一个或多个simd浮点单元(fpu)634。在一个实施例中，(多个)fpu634还支持整数计算。在一个实施例中，(多个)fpu634可以simd执行多达数量m个32位浮点(或整数)运算，或者simd执行多达2m个16位整数或16位浮点运算。在一个实施例中，(多个)fpu中的至少一个提供支持高吞吐量超越数学功能和双精度64位浮点的扩展数学能力。在一些实施例中，一组8位整数simdalu635还表示并且还可以具体地优化成执行与机器学习计算相关联的运算。在一个实施例中，可以在图形子核分组(例如，子切片)时对图形执行单元608的多个实例的阵列进行实例化。为了可伸缩性，产品架构可以选择每子核分组的确切执行单元数量。在一个实施例中，执行单元608可以跨多个执行通道来执行指令。在进一步的实施例中，在图形执行单元608上所执行的每个线程是在不同通道上执行的。图7是展示了根据一些实施例的图形处理器指令格式700的框图。在一个或多个实施例中，图形处理器执行单元支持具有多种格式的指令的指令集。实线框展示了通常包括在执行单元指令中的部件，而虚线包括可选的部件或仅包括在指令子集中的部件。在一些实施例中，所描述和展示的指令格式700是宏指令，因为它们是供应至执行单元的指令，这与从指令解码产生的微操作相反(一旦所述指令被处理)。在一些实施例中，图形处理器执行单元原生地支持采用128位指令格式710的指令。64位紧凑指令格式730可用于基于所选指令、多个指令选项和操作数数量的一些指令。原生128位指令格式710提供对所有指令选项的访问，而一些选项和操作限制在64位格式730中。64位格式730中可用的原生指令根据实施例而不同。在一些实施例中，使用索引字段713中的一组索引值将指令部分地压缩。执行单元硬件基于索引值来参考一组压缩表，并使用压缩表输出来重构采用128位指令格式710的原生指令。针对每种格式，指令操作码712限定执行单元要执行的操作。执行单元跨每个操作数的多个数据元素来并行地执行每条指令。例如，响应于添加指令，执行单元跨每个颜色通道执行同步添加操作，所述颜色通道表示纹理元素或图片元素。默认地，执行单元跨操作数的所有数据通道执行每条指令。在一些实施例中，指令控制字段714使能控制某些执行选项，诸如通道选择(例如，预测)以及数据通道排序(例如，混合)。针对采用128位指令格式710的指令，执行大小字段716限制了将并行执行的数据通道的数量。在一些实施例中，执行大小字段716不可用于64位紧凑指令格式730。一些执行单元指令具有多达三个操作数，包括两个源操作数(src0720、src1722)和一个目的地718。在一些实施例中，执行单元支持双目的地指令，其中这些目的地之一是隐式的。数据操作指令可以具有第三源操作数(例如，src2724)，其中，指令操作码712确定源操作数的数量。指令的最后的源操作数可以是利用所述指令传递的即时(例如，硬编码)值。在一些实施例中，128位指令格式710包括访问/地址模式字段726，所述访问/地址模式信息例如指定了是使用直接寄存器寻址模式还是间接寄存器寻址模式。当使用直接寄存器寻址模式时，直接由指令中的位来提供一个或多个操作数的寄存器地址。在一些实施例中，128位指令格式710包括访问/地址模式字段726，所述访问/地址模式字段指定指令的地址模式和/或访问模式。在一个实施例中，访问模式用于限定针对指令的数据访问对齐。一些实施例支持访问模式，包括16字节对齐访问模式和1字节对齐访问模式，其中，访问模式的字节对齐确定了指令操作数的访问对齐。例如，当在第一模式中时，指令可以使用字节对齐寻址以用于源操作数和目的地操作数，并且当在第二模式中时，指令可以使用16字节对齐寻址以用于所有的源操作数和目的地操作数。在一个实施例中，访问/地址模式字段726的地址模式部分确定指令是使用直接寻址还是间接寻址。当使用直接寄存器寻址模式时，指令中的位直接提供一个或多个操作数的寄存器地址。当使用间接寄存器寻址模式时，可以基于指令中的地址寄存器值和地址立即数字段来计算一个或多个操作数的寄存器地址。在一些实施例中，基于操作码712位字段对指令进行分组从而简化操作码解码740。针对8位的操作码，第4、5、和6位允许执行单元确定操作码的类型。所示出的精确操作码分组仅是示例性的。在一些实施例中，移动和逻辑操作码组742包括数据移动和逻辑指令(例如，移动(mov)、比较(cmp))。在一些实施例中，移动和逻辑组742共享五个最高有效位(msb)，其中移动(mov)指令采用0000xxxxb的形式，而逻辑指令采用0001xxxxb的形式。流控制指令组744(例如，调用(call)、跳(jmp))包括采用0010xxxxb形式(例如，0x20)的指令。混杂指令组746包括指令的混合，包括采用0011xxxxb形式(例如，0x30)的同步指令(例如，等待(wait)、发送(send))。并行数学指令组748包括采用0100xxxxb形式(例如，0x40)的按分量的算术指令(例如，加(add)、乘(mul))。并行数学组748跨数据通道并行地执行算术运算。向量数学组750包括采用0101xxxxb形式(例如，0x50)的算术指令(例如，dp4)。向量数学组对向量操作数执行算术运算，诸如点积运算。图形流水线图8是图形处理器800的另一个实施例的框图。图8的具有与此处任何其他附图中的元件相同的参考号(或名称)的那些元件可采用与在本文中其他地方描述的方式相类似的任何方式进行操作或起作用，但不限于这些。在一些实施例中，图形处理器800包括几何流水线820、媒体流水线830、显示引擎840、线程执行逻辑850、以及渲染输出流水线870。在一些实施例中，图形处理器800是包括一个或多个通用处理核的多核处理系统内的图形处理器。图形处理器受到至一个或多个控制寄存器(未示出)的寄存器写入的控制或者经由环形互连802经由发布至图形处理器800的命令被控制。在一些实施例中，环形互连802将图形处理器800耦合至其他处理部件，比如其他图形处理器或通用处理器。来自环形互连802的命令通过命令流转化器803被解译，所述命令流转化器将指令供应至几何流水线820或媒体流水线830的单独部件。在一些实施例中，命令流转化器803引导顶点获取器805的操作，所述顶点获取器从存储器读取顶点数据并执行由命令流转化器803所提供的顶点处理命令。在一些实施例中，顶点获取器805将顶点数据提供给顶点着色器807，所述顶点着色器对每个顶点执行坐标空间变换和照明操作。在一些实施例中，顶点获取器805和顶点着色器807通过经由线程分派器831向执行单元852a至852b分派执行线程来执行顶点处理指令。在一些实施例中，执行单元852a至852b是具有用于执行图形和媒体操作的指令集的向量处理器阵列。在一些实施例中，执行单元852a至852b具有附接的l1高速缓存851，所述高速缓存专用于每个阵列或在阵列之间共享。高速缓存可以被配置为数据高速缓存、指令高速缓存、或单个高速缓存，所述单个高速缓存被分区为包含不同分区中的数据和指令。在一些实施例中，几何流水线820包括用于执行3d对象的硬件加速曲面细分的曲面细分部件。在一些实施例中，可编程的外壳着色器811配置曲面细分操作。可编程域着色器817提供对曲面细分输出的后端评估。曲面细分器813在外壳着色器811的方向上进行操作并且包含专用逻辑，所述专用逻辑用于基于粗糙几何模型来生成详细的几何对象集合，所述粗糙几何模型作为输入被提供至几何流水线820。在一些实施例中，如果未使用曲面细分，则可以对曲面细分部件(例如，外壳着色器811、曲面细分器813、域着色器817)进行旁路。在一些实施例中，完整的几何对象可以由几何着色器819经由被分派至所述执行单元852a至852b的一个或多个线程来处理、或者可以直接行进至剪辑器829。在一些实施例中，几何着色器在整个几何对象(而非顶点或者如图形流水线的先前级中的顶点补片(patch))上进行操作。如果禁用曲面细分，则几何着色器819从顶点着色器807接收输入。在一些实施例中，几何着色器819可由几何着色器程序编程以便在曲面细分单元被禁用时执行几何曲面细分。在光栅化之前，剪辑器829可以处理顶点数据。剪辑器829可以是固定功能的剪辑器或者具有剪辑和几何着色器功能的可编程剪辑器。在一些实施例中，渲染输出流水线870中的光栅化器和深度测试部件873分派像素着色器以将几何对象转换成每像素表示。在一些实施例中，像素着色器逻辑包括在线程执行逻辑850中。在一些实施例中，应用可对光栅化器和深度测试部件873进行旁路并且经由流出单元823访问未光栅化的顶点数据。图形处理器800具有互连总线、互连结构、或某个其他的互连机制，所述互连机制允许数据和消息在所述图形处理器的主要部件之中传递。在一些实施例中，执行单元852a至852b和相关联的逻辑单元(例如，l1高速缓存851、采样器854、纹理高速缓存858等)经由数据端口856进行互连，以便执行存储器访问并且与处理器的渲染输出流水线部件进行通信。在一些实施例中，采样器854、高速缓存851、858以及执行单元852a至852b各自具有单独的存储器访问路径。在一个实施例中，纹理高速缓存858还可被配置成采样器高速缓存。在一些实施例中，渲染输出流水线870包含光栅化器和深度测试部件873，所述光栅化器和深度测试部件将基于顶点的对象转换为相关联的基于像素的表示。在一些实施例中，光栅化器逻辑包括用于执行固定功能三角形和线光栅化的窗口器/掩蔽器单元。相关联的渲染高速缓存878和深度高速缓存879在一些实施例中也是可用的。像素操作部件877对数据进行基于像素的操作，然而在一些实例中，与2d操作(例如，利用混合的位块图像传递)相关联的像素操作由2d引擎841执行、或者在显示时间由显示控制器843使用重叠显示平面来代替。在一些实施例中，共享的l3高速缓存875可用于所有的图形部件，从而允许在无需使用主系统存储器的情况下共享数据。在一些实施例中，图形处理器媒体流水线830包括媒体引擎837和视频前端834。在一些实施例中，视频前端834从命令流转化器803接收流水线命令。在一些实施例中，媒体流水线830包括单独的命令流转化器。在一些实施例中，视频前端834在将所述命令发送至媒体引擎837之前处理媒体命令。在一些实施例中，媒体引擎837包括用于生成线程以用于经由线程分派器831分派至线程执行逻辑850的线程生成功能。在一些实施例中，图形处理器800包括显示引擎840。在一些实施例中，显示引擎840在处理器800外部并且经由环形互连802、或某个其他互连总线或机构与图形处理器耦合。在一些实施例中，显示引擎840包括2d引擎841和显示控制器843。在一些实施例中，显示引擎840包含能够独立于3d流水线而操作的专用逻辑。在一些实施例中，显示控制器843与显示设备(未示出)耦合，所述显示设备可以是系统集成显示设备(如在膝上型计算机中)、或者经由显示设备连接器附接的外部显示设备。在一些实施例中，几何流水线820和媒体流水线830可被配置成用于基于多个图形和媒体编程接口执行操作并且并非专用于任何一种应用编程接口(api)。在一些实施例中，图形处理器的驱动器软件将专用于特定图形或媒体库的api调度转换成可由图形处理器处理的命令。在一些实施例中，为全部来自khronosgroup的开放图形库(opengl)、开放计算语言(opencl)和/或vulkan图形和计算api提供了支持。在一些实施例中，也可以为微软公司的direct3d库提供支持。在一些实施例中，可以支持这些库的组合。还可以为开源计算机视觉库(opencv)提供支持。如果可做出从未来api的流水线到图形处理器的流水线的映射，则具有兼容3d流水线的未来api也将受到支持。图形流水线编程图9a是展示了根据一些实施例的图形处理器命令格式900的框图。图9b是展示了根据实施例的图形处理器命令序列910的框图。图9a中的实线框展示了通常包括在图形命令中的部件，而虚线包括是可选的或者仅包括在所述图形命令的子集中的部件。图9a的示例性图形处理器命令格式900包括用于标识客户端902、命令操作代码(操作码)904、以及用于命令的数据906的数据字段。一些命令中还包括子操作码905和命令大小908。在一些实施例中，客户端902指定了处理命令数据的图形设备的客户端单元。在一些实施例中，图形处理器命令解析器检查每个命令的客户端字段以便调整对命令的进一步处理并将命令数据路由至合适的客户端单元。在一些实施例中，图形处理器客户端单元包括存储器接口单元、渲染单元、2d单元、3d单元、和媒体单元。每个客户端单元具有对命令进行处理的相应处理流水线。一旦命令被客户端单元接收到，客户端单元就读取操作码904以及子操作码905(如果存在的话)从而确定要执行的操作。客户端单元使用数据字段906内的信息来执行命令。针对一些命令，期望显式的命令大小908来指定命令的大小。在一些实施例中，命令解析器基于命令操作码自动地确定命令中的至少一些命令的大小。在一些实施例中，经由双倍字长的倍数对命令进行对齐。图9b中的流程图示出了示例性图形处理器命令序列910。在一些实施例中，以图形处理器的实施例为特征的数据处理系统的软件或固件使用所示出的命令序列的版本来启动、执行并终止图形操作集合。仅出于示例性目的示出并描述了样本命令序列，如实施例并不限于这些专用命令或者此命令序列。而且，所述命令可以作为一批命令以命令序列被发布，从而使得图形处理器将以至少部分同时的方式处理命令序列。在一些实施例中，图形处理器命令序列910可以以流水线转储清除命令912开始以便使得任一活跃图形流水线完成针对所述流水线的当前未决命令。在一些实施例中，3d流水线922和媒体流水线924不同时进行操作。执行流水线转储清除以使得活动图形流水线完成任何未决命令。响应于流水线转储清除，用于图形处理器的命令解析器将停止命令处理直到活跃绘画引擎完成未决操作并且使得相关的读高速缓存失效。可选地，渲染高速缓存中被标记为‘脏’的任何数据可以被转储清除到存储器中。在一些实施例中，流水线转储清除命令912可以用于流水线同步或者用在将图形处理器置于低功率状态之前。在一些实施例中，当命令序列需要图形处理器在流水线之间显式地地切换时，使用流水线选择命令913。在一些实施例中，在发布流水线命令之前在执行情境中仅需要一次流水线选择命令913，除非所述情境要发布针对两条流水线的命令。在一些实施例中，在经由流水线选择命令913的流水线切换之前正好需要流水线转储清除命令912。在一些实施例中，流水线控制命令914配置用于操作的图形流水线并且用于对3d流水线922和媒体流水线924进行编程。在一些实施例中，流水线控制命令914配置活跃流水线的流水线状态。在一个实施例中，流水线控制命令914用于流水线同步并且用于在处理一批命令之前清除来自活跃流水线内的一个或多个高速缓存存储器中的数据。在一些实施例中，返回缓冲器状态命令916用于配置返回缓冲器的集合以供相应的流水线写入数据。一些流水线操作需要分配、选择、或配置一个或多个返回缓冲器，在处理过程中所述操作将中间数据写入所述一个或多个返回缓冲器中。在一些实施例中，图形处理器还使用一个或多个返回缓冲器以便存储输出数据并且执行跨线程通信。在一些实施例中，返回缓冲器状态916包括选择返回缓冲器的大小和数量以用于流水线操作集合。命令序列中的剩余命令基于用于操作的活跃流水线而不同。基于流水线判定920，所述命令序列被定制用于以3d流水线状态930开始的3d流水线922、或者在媒体流水线状态940处开始的媒体流水线924。用于配置3d流水线状态930的命令包括用于顶点缓冲器状态、顶点元素状态、常量颜色状态、深度缓冲器状态、以及有待在处理3d图元命令之前配置的其他状态变量的3d状态设置命令。这些命令的值至少部分地基于使用中的特定3dapi来确定。在一些实施例中，3d流水线状态930命令还能够选择性地禁用或旁路掉特定流水线元件(如果将不使用那些元件的话)。在一些实施例中，3d图元932命令用于提交待由3d流水线处理的3d图元。经由3d图元932命令传递给图形处理器的命令和相关联参数将被转发到所述图形流水线中的顶点获取功能。顶点获取功能使用3d图元932命令数据来生成多个顶点数据结构。所述顶点数据结构被存储在一个或多个返回缓冲器中。在一些实施例中，3d图元932命令用于经由顶点着色器对3d图元执行顶点操作。为了处理顶点着色器，3d流水线922将着色器执行线程分派至图形处理器执行单元。在一些实施例中，经由执行934命令或事件触发3d流水线922。在一些实施例中，寄存器写入触发命令执行。在一些实施例中，经由命令序列中的‘前进’(‘go’)或‘拣选’(‘kick’)命令来触发执行。在一个实施例中，使用流水线同步命令来触发命令执行以便通过图形流水线转储清除命令序列。3d流水线将针对3d图元来执行几何处理。一旦完成操作，则对所产生的几何对象进行光栅化，并且像素引擎对所产生的像素进行着色。对于这些操作，还可以包括用于控制像素着色和像素后端操作的附加命令。在一些实施例中，当执行媒体操作时，图形处理器命令序列910跟随在媒体流水线924路径之后。一般地，针对媒体流水线924进行编程的具体用途和方式取决于待执行的媒体或计算操作。在媒体解码过程中，专用的媒体解码操作可以被卸载到所述媒体流水线。在一些实施例中，还可对媒体流水线进行旁路，并且可使用由一个或多个通用处理核提供的资源来整体地或部分地执行媒体解码。在一个实施例中，媒体流水线还包括用于通用图形处理器单元(gpgpu)操作的元件，其中，所述图形处理器用于使用计算着色器程序来执行simd向量运算，所述计算着色器程序与渲染图形图元不是显式地相关的。在一些实施例中，以与3d流水线922相似的方式对媒体流水线924进行配置。将用于配置媒体流水线状态940的一组命令分派或放置到命令队列中，在媒体对象命令942之前。在一些实施例中，用于媒体流水线状态的命令940包括用于配置媒体流水线元件的数据，所述媒体流水线元件将用于处理媒体对象。这包括用于在媒体流水线内配置视频解码和视频编码逻辑的数据，诸如编码或解码格式。在一些实施例中，用于媒体流水线状态的命令940还支持将一个或多个指针用于包含一批状态设置的“间接”状态元件。在一些实施例中，媒体对象命令942将指针供应至媒体对象以用于由媒体流水线进行处理。媒体对象包括存储器缓冲器，所述存储器缓冲器包含待处理的视频数据。在一些实施例中，在发布媒体对象命令942之前，所有的媒体流水线状态必须是有效的。一旦流水线状态被配置并且媒体对象命令942被排队，则经由执行944命令或等效的执行事件(例如，寄存器写入)来触发媒体流水线924。然后可以通过由3d流水线922或媒体流水线924提供的操作对来自媒体流水线924的输出进行后处理。在一些实施例中，以与媒体操作类似的方式来配置和执行gpgpu操作。图形软件架构图10展示了根据一些实施例的数据处理系统1000的示例性图形软件架构。在一些实施例中，软件架构包括3d图形应用1010、操作系统1020、以及至少一个处理器1030。在一些实施例中，处理器1030包括图形处理器1032以及一个或多个通用处理器核1034。图形应用1010和操作系统1020各自在数据处理系统的系统存储器1050中执行。在一些实施例中，3d图形应用1010包含一个或多个着色器程序，所述一个或多个着色器程序包括着色器指令1012。着色器语言指令可以采用高级着色器语言，诸如高级着色器语言(hlsl)或opengl着色器语言(glsl)。所述应用还包括可执行指令1014，所述可执行指令采用适合用于由通用处理器核1034执行的机器语言。所述应用还包括由顶点数据限定的图形对象1016。在一些实施例中，操作系统1020是来自微软公司的操作系统、专用unix式操作系统、或使用linux内核变体的开源unix式操作系统。操作系统1020可以支持图形api1022，诸如direct3dapi、openglapi或vulkanapi。当direct3dapi正在使用时，操作系统1020使用前端着色器编译器1024以将hlsl中的任何着色器指令1012编译成较低级的着色器语言。所述编译可以是即时(jit)编译，或者所述应用可执行着色器预编译。在一些实施例中，在对3d图形应用1010进行编译的过程中，将高级着色器编译成低级着色器。在一些实施例中，着色器指令1012以中间形式提供，诸如由vulkanapi使用的标准便携式中间表示(spir)的版本。在一些实施例中，用户模式图形驱动器1026包含后端着色器编译器1027，所述后端着色器编译器用于将着色器指令1012转换成硬件专用的表示。当在使用openglapi时，将采用glsl高级语言的着色器指令1012传递至用户模式图形驱动器1026以用于编译。在一些实施例中，用户模式图形驱动器1026使用操作系统内核模式功能1028来与内核模式图形驱动器1029进行通信。在一些实施例中，内核模式图形驱动器1029与图形处理器1032进行通信以便分派命令和指令。ip核实现至少一个实施例的一个或多个方面可以由存储在机器可读介质上的代表性代码实现，所述机器可读介质表示和/或限定集成电路诸如处理器内的逻辑。例如，机器可读介质可以包括表示处理器内的各个逻辑的指令。当由机器读取时，所述指令可以使机器制造用于执行本文所述的技术的逻辑。这类表示(称为“ip核”)是集成电路的逻辑的可重复使用单元，所述可重复使用单元可以作为对集成电路的结构进行描述的硬件模型而存储在有形、机器可读介质上。可以将硬件模型供应至在制造集成电路的制造机器上加载硬件模型的各消费者或制造设施。可以制造集成电路，从而使得电路执行与本文所述的实施例中的任一实施例相关联地描述的操作。图11a是展示了根据实施例的可以用于制造集成电路以执行操作的ip核开发系统1100的框图。ip核开发系统1100可以用于生成可并入到更大的设计中或用于构建整个集成电路(例如，soc集成电路)的模块化、可重复使用设计。设计设施1130可采用高级编程语言(例如，c/c++)生成对ip核设计的软件仿真1110。软件仿真1110可用于使用仿真模型1112来设计、测试并验证ip核的行为。仿真模型1112可以包括功能、行为和/或时序仿真。然后可由仿真模型1112来创建或合成寄存器传输级(rtl)设计1115。rtl设计1115是对硬件寄存器之间的数字信号的流动进行建模的集成电路(包括使用建模的数字信号执行的相关联逻辑)的行为的抽象。除了rtl设计1115之外，还可以创建、设计或合成逻辑电平或晶体管电平处的较低层次设计。由此，初始设计和仿真的具体细节可以发生变化。可以由设计设施将rtl设计1115或等效方案进一步合成为硬件模型1120，所述硬件模型可以采用硬件描述语言(hdl)或物理设计数据的某种其他表示。可以进一步仿真或测试hdl以验证ip核设计。可使用非易失性存储器1140(例如，硬盘、闪存、或任何非易失性存储介质)来存储ip核设计以用于递送至第3方制造设施1165。可替代地，可以通过有线连接1150或无线连接1160来传输(例如，经由互联网)ip核设计。制造设施1165然后可以制造至少部分地基于ip核设计的集成电路。所制造的集成电路可被配置用于执行根据本文所述的至少一个实施例的操作。图11b展示了根据本文所描述的一些实施例的集成电路封装体组件1170的截面侧视图。集成电路封装体组件1170展示了如本文所描述的一个或多个处理器或加速器设备的实施方式。封装体组件1170包括连接至衬底1180的多个硬件逻辑单元1172、1174。逻辑1172、1174可以至少部分地在可配置逻辑或固定功能逻辑硬件中实施，并且可以包括(多个)处理器核、(多个)图形处理器或本文所描述的其他加速器设备中的任何的一个或多个部分。每个逻辑单元1172、1174可以在半导体管芯内实施并且经由互连结构1173与衬底1180耦合。互连结构1173可以被配置成在逻辑1172、1174与衬底1180之间路由电信号，并且可以包括互连，如但不限于凸块或支柱。在一些实施例中，互连结构1173可以被配置成路由电信号，如例如，与逻辑1172、1174的操作相关联的输入/输出(i/o)信号和/或功率或接地信号。在一些实施例中，衬底1180是基于环氧树脂的层压衬底。在其他实施例中，封装体衬底1180可以包括其他合适类型的衬底。封装体组件1170可以经由封装体互连1183连接至其他电气设备。封装体互连1183可以耦合至衬底1180的表面以便将电信号路由到其他电气设备，如母板、其他芯片组或多芯片模块。在一些实施例中，逻辑单元1172、1174与桥接器1182电耦合，所述桥接器被配置成在逻辑1172、1174之间路由电信号。桥接器1182可以是为电信号提供路由的密集互连结构。桥接器1182可以包括由玻璃或合适的半导体材料构成的桥式衬底。电路由特征可以在桥接器衬底上形成以便提供逻辑1172、1174之间的芯片到芯片连接。尽管展示了两个逻辑单元1172、1174和桥接器1182，但是本文所描述的实施例可以包括一个或多个管芯上的更多或更少的逻辑单元。所述一个或多个管芯可以由零个或多个桥接器连接，因为在单个管芯上包括逻辑时，可以排除桥接器1182。替代性地，多个管芯或逻辑单元可以由一个或多个桥接器连接。另外，多个逻辑单元、管芯和桥接器可以以包括三维配置等其他可能的配置连接在一起。示例性芯片上系统集成电路图12至图14展示了根据本文所述的各种实施例的可以使用一个或多个ip核来制造的示例性集成电路和相关图形处理器。除了所展示的之外，还可以包括其他逻辑和电路，包括附加的图形处理器/核、外围接口控制器或通用处理器核。图12是展示了根据实施例的可以使用一个或多个ip核来制造的示例性芯片上系统集成电路1200的框图。示例性集成电路1200包括一个或多个应用处理器1205(例如，cpu)、至少一个图形处理器1210，并且另外还可以包括图像处理器1215和/或视频处理器1220，其中的任一项都可以是来自相同或多个不同设计设施的模块化ip核。集成电路1200包括外围或总线逻辑，包括usb控制器1225、uart控制器1230、spi/sdio控制器1235和i2s/i2c控制器1240。另外，集成电路还可以包括显示设备1245，所述显示设备耦合至高清晰度多媒体接口(hdmi)控制器1250和移动行业处理器接口(mipi)显示界面1255中的一项或多项。可以由闪存子系统1260(包括闪存和闪存控制器)来提供存储。可以经由存储器控制器1265来提供存储器接口以访问sdram或sram存储器设备。另外，一些集成电路还包括嵌入式安全引擎1270。图13a至图13b是框图，展示了根据本文所描述的实施例的用于在soc内使用的示例性图形处理器。图13a展示了根据实施例的可以使用一个或多个ip核来制造的芯片上系统集成电路的示例性图形处理器1310。图13b展示了根据实施例的可以使用一个或多个ip核来制造的芯片上系统集成电路的附加示例性图形处理器1340。图13a的图形处理器1310是低功率图形处理器核的示例。图13b的图形处理器1340是较高性能图形处理器核的示例。图形处理器1310、1340中的每一个可以是图12的图形处理器1210的变体。如图13a中所示，图形处理器1310包括顶点处理器1305以及一个或多个片段处理器1315a至1315n(例如，1315a、1315b、1315c、1315d，一直到1315n-1和1315n)。图形处理器1310可以经由单独的逻辑执行不同的着色器程序，使得顶点处理器1305被优化以执行顶点着色器程序的操作，而所述一个或多个片段处理器1315a至1315n执行片段(例如，像素)着色操作以用于片段或像素着色器程序。顶点处理器1305执行3d图形流水线的顶点处理阶段并生成图元和顶点数据。(多个)片段处理器1315a至1315n使用由顶点处理器1305生成的图元和顶点数据来产生显示在显示设备上的帧缓冲器。在一个实施例中，(多个)片段处理器1315a至1315n被优化以执行openglapi中提供的片段着色器程序，这些片段着色器程序可以用于执行与direct3dapi中提供的像素着色器程序相似的操作。另外，图形处理器1310还包括一个或多个存储器管理单元(mmu)1320a至1320b、一个或多个高速缓存1325a至1325b以及一个或多个电路互连1330a至1330b。所述一个或多个mmu1320a至1320b为图形处理器1310包括为顶点处理器1305和/或(多个)片段处理器1315a至1315n提供虚拟到物理地址映射，除了存储在所述一个或多个高速缓存1325a至1325b中的顶点或图像/纹理数据之外，所述虚拟到物理地址映射还可以引用存储在存储器中的顶点或图像/纹理数据。在一个实施例中，所述一个或多个mmu1320a至1320b可以与系统内的包括与图12的所述一个或多个应用处理器1205、图像处理器1215和/或视频处理器1220相关联的一个或多个mmu在内的其他mmu同步，使得每个处理器1205至1220可以参与共享或统一的虚拟存储器系统。根据实施例，所述一个或多个电路互连1330a至1330b使得图形处理器1310能够经由soc的内部总线或经由直接连接来与soc内的其他ip核交互。如图13b中所示，图形处理器1340包括图13a的图形处理器1310的所述一个或多个mmu1320a至1320b、高速缓存1325a至1325b、以及电路互连1330a至1330b。图形处理器1340包括一个或多个着色器核1355a至1355n(例如，1455a、1355b、1355c、1355d、1355e、1355f，一直到1355n-1和1355n)，所述一个或多个着色器核提供统一的着色器核架构，在所述统一的着色器核架构中，单个核或类型或核可以执行所有类型的可编程着色器代码包括着色器程序代码以实施顶点着色器、片段着色器和/或计算着色器。存在的确切着色器核数量可以在实施例和实施方式中变化。另外，图形处理器1340包括核间任务管理器1345，所述核间任务管理器充当用于将执行线程分派给一个或多个着色器核1355a至1355n的线程分派器和用于加速分块操作以进行基于分块的渲染的分块单元1358，在所述基于分块的渲染中，针对某一场景的渲染操作在图像空间中被细分，例如以利用场景内的局部空间一致性或优化内部高速缓存的使用。图14a至图14b展示了根据本文所描述的实施例的附加示例性图形处理器逻辑。图14a展示了图形核1400，所述图形核可以包括在图12的图形处理器1210内并且可以是如图13b中的统一着色器核1355a至1355n。图14b展示了适合于部署在多芯片模块上的高度并行的通用图形处理单元1430。如图14a中所示，图形核1400包括对于图形核1400内的执行资源而言共同的共享指令高速缓存1402、纹理单元1418和高速缓存存储器/共享存储器1420。图形核1400可以包括多个切片1401a至1401n或针对每个核分区，并且图形处理器可以包括图形核1400的多个实例。切片1401a至1401n可以包括支持逻辑，所述支持逻辑包括本地指令高速缓存1404a至1404n、线程调度器1406a至1406n、线程分派器1408a至1408n、以及一组寄存器1410a。为了执行逻辑运算，切片1401a至1401n可以包括一组附加功能单元(afu1412a至1412n)、浮点单元(fpu1414a至1414n)、整数算术逻辑单元(alu1416至1416n)、寻址计算单元(acu1413a至1413n)、双精度浮点单元(dpfpu1415a至1415n)、以及矩阵处理单元(mpu1417a至1417n)。这些计算单元中的一些以特定精度进行操作。例如，fpu1414a至1414n可以执行单精度(32位)和半精度(16位)浮点运算，而dpfpu1415a至1415n执行双精度(64位)浮点运算。alu1416a至1416n可以以8位精度、16位精度和32位精度执行可变精度整数运算，并且可以被配置用于混合精度运算。mpu1417a至1417n还可以被配置用于混合精度矩阵运算，包括半精度浮点运算和8位整数运算。mpu1417至1417n可以执行各种各样的矩阵运算以便加速机器学习应用框架，包括使能支持加速的通用矩阵到矩阵乘法(gemm)。afu1412a至1412n可以执行不受浮点单元或整数单元支持的附加逻辑运算，包括三角函数运算(例如，正弦、余弦等)。如图14b中所示出的，通用处理单元(gpgpu)1430可以被配置成使得能够由图形处理单元阵列执行高度并行的计算操作。另外，gpgpu1430可以直接链接到gpgpu的其他实例以便创建多gpu集群，从而提高尤其是深度神经网络的训练速度。gpgpu1430包括用于实现与主机处理器的连接的主机接口1432。在一个实施例中，主机接口1432是pciexpress接口。然而，主机接口还可以是供应方专用的通信接口或通信结构。gpgpu1430从主机处理器接收命令并且使用全局调度器1434将与那些命令相关联的执行线程分发给一组计算集群1436a至1436h。计算集群1436a至1436h共享高速缓存存储器1438。高速缓存存储器1438可以充当计算集群1436a至1436h内的高速缓存存储器的更高级高速缓存。gpgpu1430包括经由一组存储器控制器1442a至1442b与计算集群1436a至1436h耦合的存储器1434a至1434b。在各个实施例中，存储器1434a至1434b可以包括各种类型的存储器设备，包括动态随机存取存储器(dram)或图形随机存取存储器，如同步图形随机存取存储器(sgram)，包括图形双倍数据速率(gddr)存储器。在一个实施例中，计算集群1436a至1436h各自包括一组图形核，如图14a的图形核1400，所述图形核可以包括多种类型的整数逻辑单元和浮点逻辑单元，所述多种类型的整数逻辑单元和浮点逻辑单元可以在一定精度范围内执行包括适合于机器学习计算的计算操作。例如并且在一个实施例中，计算集群1436a至1436h中的每一个中的浮点单元中的至少一个子集可以被配置成执行16位或32位浮点运算，而浮点单元的不同子集可以被配置成执行64位浮点运算。gpgpu1430的多个实例可以被配置成作为计算集群进行操作。由计算集群用来进行同步和数据交换的计算机制跨实施例而变化。在一个实施例中，gpgpu1430的多个实例通过主机接口1432进行通信。在一个实施例中，gpgpu1430包括i/o中枢1439，所述i/o中枢将gpgpu1430与实现到gpgpu的其他实例的直接连接的gpu链路1440耦合。在一个实施例中，gpu链路1440耦合至实现gpgpu1430的多个实例之间的通信和同步的专用gpu到gpu桥接器。在一个实施例中，gpu链路1440与高速互连耦合以便向其他gpgpu或并行处理器发射和接收数据。在一个实施例中，gpgpu1430的多个实例位于单独的数据处理系统中并且经由可经由主机接口1432访问的网络设备进行通信。在一个实施例中，除了或作为到主机接口1432的替代方案，gpu链路1440可以被配置成实现到主机处理器的连接。尽管gpgpu1430的所展示配置可以被配置成训练神经网络，但是一个实施例提供了gpgpu1430的替代配置，所述替代配置可以被配置成部署在高性能或低功率推断平台内。在推断配置中，gpgpu1430包括计算集群1436a至1436h中与训练配置有关的更少计算集群。另外，与存储器1434a至1434b相关联的存储器技术可以在推断配置与训练配置之间不同，其中，更高带宽存储器技术专用于训练配置。在一个实施例中，gpgpu1430的推断配置可以支持推断专用指令。例如，推断配置可以提供对一个或多个8位整数点积指令的支持，所述指令通常在部署的神经网络的推断操作期间使用。机器学习概述机器学习算法是可以基于一组数据来学习的算法。机器学习算法的实施例可以被设计成对数据集内的高阶抽象进行建模。例如，图像识别算法可以用于确定给定的输入属于若干种类别中的哪一种；回归算法可以在给定输入的情况下输出数值；并且模式识别算法可以用于生成翻译文本或执行文本至语音和/或语音识别。一种示例类型的机器学习算法是神经网络。存在许多类型的神经网络；一种简单类型的神经网络是前馈网络。可将前馈网络实现为无环图，其中节点布置在层中。通常，前馈网络拓扑包括输入层和输出层，输入层和输出层通过至少一个隐藏层分开。隐藏层将由输入层接收到的输入变换为对在输出层中生成输出有用的表示。网络节点经由边缘全连接至相邻层中的节点，但每个层内的节点之间不存在边缘。在前馈网络的输入层的节点处接收的数据经由激活函数被传播(即，“前馈”)至输出层的节点，所述激活函数基于系数(“权重”)来计算网络中的每个连续层的节点的状态，所述系数分别与连接这些层的边缘中的每一个相关联。取决于由执行的算法所表示的专用模型，来自神经网络算法的输出可以采用各种形式。在可以使用机器学习算法来对具体问题进行建模之前，使用训练数据集来训练所述算法。训练神经网络涉及：选择网络拓扑；使用表示被网络建模的问题的一组训练数据；以及调节权重，直到网络模型针对训练数据集的所有实例表现为具有最小误差。例如，在用于神经网络的监督式学习训练过程期间，将由网络响应于表示训练数据集中的实例的输入所产生的输出与所述实例的“正确”的已标记输出相比较；计算表示所述输出与已标记输出之间的差异的误差信号；以及当将误差信号向后传播穿过网络的层时，调节与所述连接相关联的权重以最小化所述误差。当从训练数据集的实例中生成的每个输出的误差被最小化时，网络被视为“已经过训练”。机器学习算法的准确度会受到用于训练所述算法的数据集的质量的很大影响。训练过程可以是计算密集型的，并且在常规通用处理器上可能需要大量的时间。因此，使用并行处理硬件来训练许多类型的机器学习算法。这对于优化神经网络的训练是特别有用的，因为在调节神经网络中的系数时执行的计算本身自然地适于并行实现方式。具体地，许多机器学习算法和软件应用已被适配成在通用图形处理设备内使用并行处理硬件。图15是机器学习软件堆叠1500的广义图。机器学习应用1502可以被配置成使用训练数据集来训练神经网络或使用已训练的深度神经网络来实现机器智能。机器学习应用1502可以包括神经网络和/或专用软件的训练和推断功能，所述功能可以用于在部署之前训练神经网络。机器学习应用1502可以实现任何类型的机器智能，包括但不限于：图像识别、映射和定位、自主导航、语音合成、医学成像或语言翻译。可以经由机器学习框架1504来实现针对机器学习应用1502的硬件加速。机器学习框架1504可以提供机器学习图元(primitive)库。机器学习图元是机器学习算法通常执行的基本操作。在没有机器学习框架1504的情况下，将需要机器学习算法的开发者创建和优化与机器学习算法相关联的主要计算逻辑，然后在开发出新的并行处理器时重新优化所述计算逻辑。相反，机器学习应用可以被配置成使用由机器学习框架1504提供的图元来执行必要的计算。示例性图元包括张量卷积、激活函数和池化，它们是在训练卷积神经网络(cnn)时执行的计算操作。机器学习框架1504还可以提供图元以用于实现由许多机器学习算法执行的基本线性代数子程序，比如矩阵和向量运算。机器学习框架1504可以处理从机器学习应用1502接收的输入数据，并生成至计算框架1506的适当输入。计算框架1506可以使提供给gpgpu驱动器1508的底层指令抽象化，以使得机器学习框架1504能够经由gpgpu硬件1510来利用硬件加速而无需机器学习框架1504非常熟悉gpgpu硬件1510的架构。另外，计算框架1506可以跨越多种类型和各代gpgpu硬件1510来实现针对机器学习框架1504的硬件加速。机器学习神经网络实现方式由本文描述的实施例提供的计算架构可以被配置成执行特别适合于训练和部署用于机器学习的神经网络的这些类型的并行处理。可以将神经网络一般化为具有图表关系的函数的网络。如本领域中所知道的，存在机器学习中所使用的多种类型的神经网络实现方式。一种示例性类型的神经网络是如先前描述的前馈网络。第二种示例性类型的神经网络是卷积神经网络(cnn)。cnn是用于处理具有已知的、网格状拓扑的数据(比如，图像数据)的专用前馈神经网络。因此，cnn通常用于计算机视觉和图像识别应用，但它们也可用于其他类型的模式识别，比如语音和语言处理。cnn输入层中的节点被组织为一组“滤波器”(受视网膜中发现的感受野启发的特征检测器)，并且每一组滤波器的输出被传播至网络的连续层中的节点。用于cnn的计算包括将卷积数学运算应用于每个滤波器以产生所述滤波器的输出。卷积是由两个函数执行以产生第三个函数的一种专门的数学运算，所述第三个函数是两个原始函数中的一个的修改版本。在卷积网络术语中，关于卷积的第一个函数可以被称为输入，而第二个函数可以被称为卷积核。输出可被称为特征图。例如，至卷积层的输入可以是多维数据阵列，其定义输入图像的各种颜色分量。卷积核可以是多维参数阵列，其中通过针对神经网络的训练过程来适配所述参数。递归神经网络(rnn)是一类前馈神经网络，其包括层之间的反馈连接。rnn使得能够通过跨神经网络的不同部分共享参数数据来对序列数据进行建模。rnn的架构包括循环。这些循环表示变量的当前值在未来的时间对其自身值的影响，因为来自rnn的输出数据的至少一部分被用作反馈以用于处理序列中的后续输入。由于语言数据可被组成的可变本质，这个特征使rnn变得对语言处理特别有用。下文描述的图呈现了示例性前馈、cnn和rnn网络，以及描述了用于分别训练和部署那些类型的网络中的每一种的通用过程。将理解，这些描述就本文描述的任何特定实施例而论是示例性且非限制性的，并且一般说来可以通常将所展示的概念应用于深度神经网络和机器学习技术。上文描述的示例性神经网络可以用于执行深度学习。深度学习是使用深度神经网络进行的机器学习。与仅包括单个隐藏层的浅层神经网络相反，深度学习中使用的深度神经网络是由多个隐藏层组成的人工神经网络。更具深度的神经网络通常训练起来更具计算密集性。然而，网络的附加隐藏层实现了多步模式识别，所述多步模式识别相对于浅层机器学习技术导致减少的输出误差。深度学习中使用的深度神经网络通常包括前端网络以用于执行耦合至表示数学模型的后端网络的特征识别，所述数学模型可以基于提供给所述模型的特征表示来执行操作(例如，目标分类、语音识别等)。深度学习使得能够执行机器学习，而无需针对所述模型执行手工特征工程。相反，深度神经网络可以基于输入数据内的统计结构或相关性来学习特征。所学习的特征可以提供给数学模型，所述数学模型可以将所检测的特征映射至输出。由网络使用的数学模型通常专用于待执行的特定任务，并且不同的模型将用于执行不同的任务。一旦将神经网络结构化，就可以将学习模型应用于网络以将网络训练成执行特定任务。学习模型描述如何在模型内调节权重以减少网络的输出误差。反向传播误差是一种用于训练神经网络的常用方法。向网络呈现输入向量以供处理。使用损失函数将网络的输出与期望的输出相比较，并且为输出层中的每个神经元计算误差值。然后，向后传播这些误差值，直到每个神经元具有粗略地表示其对原始输出的贡献的相关联误差值。然后，网络可以使用算法(比如，随机梯度下降算法)从那些误差中学习，以更新神经网络的权重。图16a-16b展示示例性卷积神经网络。图16a展示cnn内的各个层。如图16a中所示，用于对图像处理进行建模的示例性cnn可以接收输入1602，所述输入描述输入图像的红、绿和蓝(rgb)分量。输入1602可以由多个卷积层(例如，第一卷积层1604、第二卷积层1606)处理。可选地，来自所述多个卷积层的输出可由一组全连接层1608处理。全连接层中的神经元具有至前一层中的所有激活函数的完全连接，如先前针对前馈网络所描述的。来自全连接层1608的输出可以用于从网络中生成输出结果。可以使用矩阵乘法而非卷积来计算全连接层1608内的激活函数。并非所有的cnn实现方式都使用全连接层1608。例如，在一些实现方式中，第二卷积层1606可以生成cnn的输出。卷积层被稀疏地连接，这不同于全连接层1608中发现的传统神经网络配置。传统神经网络层被全连接，使得每个输出单元与每个输入单元相互作用。然而，卷积层被稀疏地连接，这是因为感受野的卷积的输出(而非感受野中的每个节点的相应状态值)被输入至后续层的节点，如所展示。与卷积层相关联的核执行卷积运算，所述卷积运算的输出被发送至下一个层。在卷积层内执行的降维是使得cnn能够进行缩放以处理大图像的一个方面。图16b展示在cnn的卷积层内的示例性计算阶段。可以在卷积层1614的三个阶段中处理至cnn的卷积层的输入1612。这三个阶段可以包括卷积阶段1616、检测器阶段1618和池化阶段1620。然后，卷积层1614可以将数据输出至连续的卷积层。网络的最后一个卷积层可以生成输出特征图数据或提供至全连接层的输入，例如以生成至cnn的输入的分类值。在卷积阶段1616中并行执行若干个卷积，以产生一组线性激活函数。卷积阶段1616可以包括仿射变换，所述仿射变换是可以被指定为线性变换外加平移的任何变换。仿射变换包括旋转、平移、缩放和这些变换的组合。卷积阶段计算连接至输入中特定区域的函数的输出(例如，神经元)，所述特定区域可以被确定为与神经元相关联的本地区域。神经元计算神经元的权重与本地输入(神经元连接至所述本地输入)中的区域之间的点积。来自卷积阶段1616的输出定义由卷积层1614的连续阶段处理的一组线性激活函数。线性激活函数可以由检测器阶段1618处理。在检测器阶段1618中，每个线性激活函数由非线性激活函数处理。非线性激活函数增加整体网络的非线性性质，而不影响卷积层的感受野。可使用若干种类型的非线性激活函数。一个具体的类型是修正线性单元(relu)，其使用被定义为f(x)＝max(0，x)的激活函数，使得激活函数被阈值化为零。池化阶段1620使用池化函数，所述池化函数用附近输出的概括统计数值来代替第二卷积层1606的输出。池化函数可以用于将平移不变性引入到神经网络中，使得至输入的轻微平移不改变池化输出。本地平移的不变性在输入数据的特征存在性比特征的精确位置更加重要的情况下可以是有用的。可以在池化阶段1620期间使用各种类型的池化函数，包括最大池化、平均池化和l2范数池化。另外，一些cnn实现方式不包括池化阶段。相反，这样的实现方式代用附加的卷积阶段，所述附加的卷积阶段相对于先前的卷积阶段具有增大的步幅。然后，来自卷积层1614的输出可以由下一个层1622处理。下一个层1622可以是附加的卷积层或是全连接层1608中的一者。例如，图16a的第一卷积层1604可以输出至第二卷积层1606，而第二卷积层可以输出至全连接层1608中的第一层。图17展示了示例性递归神经网络。在递归神经网络(rnn)中，网络的先前状态影响网络的当前状态的输出。可以使用各种各样的函数以各种各样的方式来建立rnn。rnn的使用通常围绕使用数学模型以基于先前的输入序列来预测未来。例如，rnn可用于执行统计语言建模以在给定先前的字序列的情况下预测即将来临的字。可以将所展示的rnn1700描述为具有以下各项：输入层1702，其接收输入向量；隐藏层1704，用于实现递归函数；反馈机制1705，用于实现先前状态的‘存储器’；以及输出层1706，用于输出结果。rnn1700基于时间步长来操作。经由反馈机制1705基于先前的时间步长来影响rnn在给定的时间步长的状态。针对给定的时间步长，由先前状态和在当前时间步长的输入来定义隐藏层1704的状态。在第一时间步长的初始输入(x1)可以由隐藏层1704处理。第二输入(x2)可以由隐藏层1704使用在处理初始输入(x1)期间所确定的状态信息来处理。可以将给定的状态计算为st＝f(uxt+wst-1)，其中，u和w是参数矩阵。函数f通常为非线性，比如双曲正切函数(tanh)或修正函数f(x)＝max(0，x)的变体。然而，隐藏层1704中使用的特定数学函数可以取决于rnn1700的特定实现方式细节而变化。除所描述的基本cnn和rnn网络之外，还可实现那些网络的变化。一个示例rnn变体是长短期记忆(lstm)rnn。lstmrnn能够学习对于处理更长的语言序列来说可有必要的长期依赖。cnn的变体是卷积深度置信网络，所述卷积深度置信网络具有类似于cnn的结构并且以类似于深度置信网络的方式受训练。深度置信网络(dbn)是由随机性(随机)变量的多个层组成的生成式神经网络。可以使用贪婪式无监督式学习来逐层训练dbn。然后，dbn的学习权重可以用于通过确定用于神经网络的一组最佳初始权重来提供预训练神经网络。图18展示深度神经网络的训练和部署。一旦已针对任务将给定的网络结构化，就使用训练数据集1802来训练神经网络。已开发出各种训练框架以用于实现对训练过程的硬件加速。例如，图15的机器学习框架1504可被配置为训练框架1804。训练框架1804可以跟未训练的神经网络1806挂钩，并且使得能够使用本文描述的并行处理资源来训练未训练的神经网以生成已训练的神经网1808。为了开始训练过程，可随机地或通过使用深度置信网络进行预训练来选择初始权重。然后，以监督或无监督的方式来执行训练循环。监督式学习是一种学习方法，其中将训练作为仲裁操作来执行，比如当训练数据集1802包括输入(其与所述输入的期望输出成对)时，或在训练数据集包括具有已知的输出的输入并且神经网络的输出被手动地分级的情况下。网络处理输入，并且将所得输出与一组预期或期望的输出相比较。然后，通过系统反向传播误差。训练框架1804可以进行调节，以调节控制未训练的神经网络1806的权重。训练框架1804可以提供工具以用于监测未训练的神经网络1806在多大程度上收敛于适合基于已知的输入数据生成正确的答案的模型。当调节网络的权重以改善由神经网络生成的输出时，反复地出现训练过程。训练过程可以继续，直到神经网络达到与已训练的神经网1808相关联的统计上期望的准确度。然后，可以部署已训练的神经网络1808以实现任何数量的机器学习操作。无监督式学习是一种学习方法，其中网络试图使用未标记数据来训练其自身。因此，针对无监督式学习，训练数据集1802将包括输入数据而无任何关联的输出数据。未训练的神经网络1806可以学习未标记输入内的分组，并且可以确定个别输入如何与整体数据集相关。无监督式训练可以用于生成自组织映射，所述自组织映射是能够执行在数据降维中有用的操作的一种类型的已训练神经网络1807。无监督式训练还可以用于执行异常检测，所述异常检测允许识别输入数据集中偏离数据正常模式的数据点。还可采用监督式和无监督式训练的变化。半监督式学习是一项技术，其中训练数据集1802包括相同分布的已标记数据和未标记数据的混合。增量学习是监督式学习的变体，其中连续地使用输入数据以用于进一步训练模型。增量学习使得已训练的神经网络1808能够适配于新数据1812，而不忘记在初始训练期间根植在网络内的知识。不管是监督式还是无监督式，用于特别深的神经网络的训练过程对于单个计算节点而言可能是过于计算密集的。可以使用计算节点的分布式网络而非使用单个计算节点来加速训练过程。图19是展示分布式学习的框图。分布式学习是训练模型，其使用多个分布式计算节点来执行神经网络的监督式或无监督式训练。所述分布式计算节点可以各自包括一个或多个主机处理器以及通用处理节点中的一者或多者。如所展示，分布式学习可以执行模型并行化1902、数据并行化1904或模型和数据并行化1904的组合。在模型并行化1902中，分布式系统中的不同计算节点可以针对单个网络的不同部分执行训练计算。例如，可以由分布式系统的不同处理节点来训练神经网络的每个层。模型并行化的益处包括能够缩放到特别大的模型。分裂与神经网络的不同层相关联的计算使得能够训练超大神经网络，其中所有层的权重将不纳入(fitinto)单个计算节点的存储器中。在一些实例中，模型并行化在执行大型神经网络的无监督式训练中可以是特别有用的。在数据并行化1904中，分布式网络的不同节点具有模型的完整实例，并且每个节点接收数据的不同部分。然后，组合来自不同节点的结果。虽然用于数据并行化的不同方法是有可能的，但是数据并行训练方法都需要一项组合结果并使每个节点之间的模型参数同步的技术。用于组合数据的示例性方法包括参数求平均和基于更新的数据并行化。参数求平均训练在训练数据的子集上的每个节点，并且将全局参数(例如，权重、偏差)设定至来自每个节点的参数的平均值。参数求平均使用保持参数数据的中心参数服务器。基于更新的数据并行化类似于参数求平均，除了以下情况之外：传递模型的更新而非将来自节点的参数传递到参数服务器。另外，可以以分散的方式执行基于更新的数据并行化，其中更新被压缩并且在节点之间传递。例如，可以在分布式系统中实现经组合的模型和数据并行化1906，在所述分布式系统中，每个计算节点包括多个gpu。每个节点可以具有模型的完整实例，其中每个节点内的单独gpu用于训练模型的不同部分。分布式训练相对于单个机器上的训练具有增加的开销。然而，本文描述的并行处理器和gpgpu可以各自实现各项技术以用于减少分布式训练的开销，包括用于实现高带宽gpu-gpu数据传递和加速的远程数据同步的技术。示例性机器学习应用可以应用机器学习以解决多项技术问题，包括但不限于计算机视觉、自主驾驶和导航、语音识别以及语言处理。计算机视觉传统上已是机器学习应用的最活跃研究领域之一。计算机视觉的应用范围为从重现人类视觉能力(比如，识别人脸)到创建新类别的视觉能力。例如，计算机视觉应用可以被配置成从视频中可见的物体中所诱导的振动来识别声波。并行处理器加速的机器学习使得能够使用明显大于先前可行的训练数据集的训练数据集来训练计算机视觉应用，并且使得能够使用低功率并行处理器来部署推断用系统。并行处理器加速的机器学习具有自主驾驶应用，包括车道和道路标志识别、障碍回避、导航和驾驶控制。加速的机器学习技术可以用于基于数据集来训练驱动模型，所述数据集定义对特定训练输入的适当响应。本文描述的并行处理器可以使得能够快速训练用于自主驾驶解决方案的日益复杂的神经网络，并且使得能够将低功率推断用处理器部署在适合于集成到自主车辆中的移动平台中。并行处理器加速的深度神经网络已实现用于自动语音识别(asr)的机器学习方法。asr包括创建在给定的输入声序列的情况下计算最可能的语言序列的函数。使用深度神经网络的加速的机器学习已实现代替先前用于asr的隐马尔可夫模型(hmm)和高斯混合模型(gmm)。并行处理器加速的机器学习还可以用于加速自然语言处理。自动学习程序可以使用统计推断算法以产生对于误差的或不熟悉的输入具有鲁棒性的模型。示例性自然语言处理器应用包括人类语言之间的自动机器翻译。用于机器学习的并行处理平台可以被划分成训练平台和部署平台。训练平台通常高度并行并且包括优化以加速多gpu单节点训练和多节点多gpu训练，而部署的机器学习(例如，推断)平台通常包括适合于在如相机、自主机器人和自主车辆等产品中使用的较低功率并行处理器。可缩放分布式机器学习的抽象层目前，开发利用分布式深度学习的应用的数据科学家需要明确地实现计算节点之间的通信系统。为分布式深度学习实现底层通信系统需要一些分布式或网络化计算节点通信技术的知识，包括实现这些技术所需的库。例如，为了实现分布式深度学习模型，诸如，数据并行、模型并行或混合并行(混合数据和模型并行)，应用开发人员可能需要使用低级通信库(诸如消息传递接口(mpi)库)显式地构建通信基础结构。应用开发人员将随后被要求确定要传输的特定数据单元以及将要传输和接收此类信息的特定节点。由于深度学习应用开发人员可能不是构建分布式计算基础结构的领域专家，因此许多最佳实践和优化可能未被包括在为给定深度学习应用而开发的通信实现中。分布式机器学习可以使用各种并行模式来实现，例如数据并行化、模型并行化、或数据和模型并行化的混合，如图19中所示。如关于图19所描述的，数据并行针对每个计算节点使用相同的模型，其中每个节点处理数据的不同部分。模型并行针对每个计算节点使用相同的数据，其中模型在计算节点之间进行拆分。为了实现通信，使用多种类型的低层通信模式在节点之间传递数据。下面的表1中示出了所使用的低层通信模式。表1-低层通信操作图20a-20e示出了根据本文中所描述的实施例的在跨多个计算节点所执行的分布式机器学习计算操作期间使用的通信模式。图20a示出了用于使用数据并行进行机器学习计算的数据传递。图20b示出了用于使用模型并行进行分布式机器学习计算的数据传递。图20c示出了使用混合并行跨多个节点对机器学习计算进行划分。图20d示出了跨越多个节点并跨多个层使用混合并行的分布式机器学习计算。图20e示出了可以用于分布式机器学习的一组示例性消息传送模式操作。在图20a至图20e中的每幅图中，输入数据2002由具有一组权重2004的机器学习模型进行处理以生成一组激活2008或部分激活2006。如图20a中所示，可以实现数据并行，其中输入数据2002沿着小批维度进行拆分并且相同的模型在各节点上进行复制。在若干计算节点上对小批进行拆分，其中每个节点负责使用小批中的样本的子集针对所有模型参数计算梯度。在每个节点上独立进行前向传播。在一个实施例中，在后向传递期间仅执行一次通信，以针对可学习参数计算梯度的平均值。使用全归约操作2005来更新用于下一次前向传递的每层的权重。在一个实施例中，可以启用分布式权重更新，其中使用归约_散播来在执行随机梯度下降之前计算梯度的平均值，并且在随机梯度下降之后使用全聚集操作来在各节点之间同步权重。如图20b中所示，可以实现模型并行，其中在多个节点上拆分模型或一组权重。通常，执行模型的计算的不同部分的模型并行在同一批示例的不同节点上同时执行。对于模型并行，输入数据也被拆分了(例如，沿着通道维度)，如图20b中所示。使用所示的方法，执行归约操作以计算激活的总数以获得实际输出，并且随后将激活进行散播以用于计算针对下一层的激活。可以执行归约_散播2007操作以在单次通信操作中传递数据。在后向传递中，执行全聚集操作以组合每个节点上所计算出的梯度条。如图20c中所示，可以执行混合并行，其中在激活和权重上进行划分以最小化倾斜矩阵。对于神经网络的层，输入数据2002、权重数据2004、和/或激活数据2006被划分并分布在多个计算节点(例如，节点0-节点3)上。节点0接收第一输入数据块2002a和权重数据2004a。在节点0处执行计算操作以生成第一部分激活2006a。同样，节点1接收第二输入数据块2002b和权重数据2004b。在节点1处执行计算操作以生成第二部分激活2006b。节点2可以对第三输入数据2002c和权重数据2004c执行计算操作以生成第三部分激活2006c。节点3可以对第四输入数据2002d和权重数据2004d执行计算操作以生成第四部分激活2006d。图20d示出了针对神经网络的给定层(层n-1)的部分激活数据2006a-2006b到神经网络的连续层(层n)的传递。经由多个节点(节点0、节点1)，基于对输入数据2002a-2002b和权重数据2004a-2004b的数学运算(例如，卷积)的应用来生成一组部分激活2006a-2006b。例如，在一个实施例中，使用归约_散播操作2010，其对来自多个节点的层n-1的部分激活2006a-2006b执行归约操作，并将结果散播到多个节点作为供在神经网络的层n中使用的激活。图20e示出了用于传递用于机器学习操作的神经网络的分布式训练的数据的示例性通信操作。低层消息传送库用于在神经网络的分布式训练期间启用用于权重和激活数据的数据传递。具有n个层2021a、2021b、2021n(例如，层1、层2到层n)的示例性神经网络可以通过在连续层上执行连续前向计算操作以进行分布式训练，以启用通过神经网络的激活数据的前向传播2026。在前向传播2026期间，例如，在第一层和连续层是隐藏层或非输出层的情况下，使用全互换2009通信操作将激活数据从第一层2021a传递到连续层2021b。全互换2009操作将独特数据从生成激活或部分激活数据的计算节点传递到所有可用的接收者，这些接收者使用激活数据作为用于连续层上的操作的输入数据。当传递数据到最终层(例如，层n)时，执行归约散播操作2010，其结合图20b被加以描述。在后向传播2028期间，执行分布式随机梯度下降以生成更新的权重数据。对层n执行初始全归约操作2012，并且执行一组全归约操作2011a、2011b、2011n以更新用于下一次前向传递的每层的权重。全归约操作是这样一类归约操作，其结果被广播或传送到通信组中所有过程的接收缓冲区。后向传播2028还可以包括全聚集2013和全互换2014通信操作。对于全聚集操作2013，从全部任务聚集数据，并将组合的数据分布到全部任务。对于全互换操作2014，来自所有过程的数据被传送到所有过程。可以使用任何低层消息传送库(如mpi、grpc、或zeromq)来实现执行针对机器学习的分布式计算操作所需的数据传递。然而，没有多处理器通信库的领域层的专业知识，实现示例性通信操作可能是困难的。此外，将这些操作扩展到非常大量的节点可能是困难的。如果没有关于分布式计算技术的领域特有的知识，那么实现可以处理数百或数千个节点之间通信的机器学习的可缩放通信系统可能会显著延长针对机器学习应用的开发时间。本文中所述的实施例提供各种技术来抽象针对深度学习应用的分布式通信系统细节。在一个实施例中，提供了机器学习扩展库(mlsl)，其使深度学习应用开发人员能够开发分布式深度学习应用，而不需要启用多节点深度学习所需的特定通信细节的知识。深度学习应用的应用开发人员可以使用深度学习领域专用术语来指定由本文中所述的实施例所提供的应用和库技术所使用的分布式计算系统的类型，可以实现启用所请求的分布式计算系统所需的特定底层通信方法。图21a-21b示出了由本文中所述描述的实施例所提供的机器学习扩展库的架构细节。图21a示出了示例性机器学习架构栈2100。图21b示出了mlsl架构2111的细节。图21a示出了示例性机器学习架构栈2100，其可以是图15的机器学习软件栈1500的变体。机器学习架构栈2100包括从传感器阵列所提供的输入数据2102到执行各种计算、存储、或通信操作的硬件2114元件的多个软件和硬件层。示例性机器学习架构栈2100的每层可以是不透明抽象层，其隐藏较高层的实现细节，同时使用由较低层所提供的函数来实现较高层所需的函数。将输入数据2102提供给应用层2104。在一个实施例中，输入数据2102是多模式输入，包括但不限于视频和/或图像数据、来自多个传感器的数据、以及外部信号数据。应用2104包括多模式融合和决策应用，其可以处理输入以启用机器学习任务，诸如图像理解、视频摘要、语音和自然语言处理、路径规划、导航、或本文中所述的任何其他机器学习实现。应用2104与一个或多个机器学习框架2106(诸如但不限于caffe、theano、torch、tensorflow或任何其他基于脚本的机器学习框架)通信以实现机器学习特定操作。机器学习框架2106可以使机器学习操作能够使用任何数量的神经网络拓扑2108中的一个来执行，包括但不限于cnn、rnn、lstm、通用深度神经网络和增强学习网络。机器学习框架2106经由一个或多个构建块2110来实现神经网络拓扑2108。示例性构建块2110包括单精度浮点通用矩阵乘法(sgemm)块、卷积构建块、快速傅立叶变换/winograd块、单源最短路径(sssp)计算块、稀疏矩阵-矩阵乘法(spgemm)块、以及由本文中所述的实施例所提供的机器学习扩展库(mlsl)2111。构建块2110可以各自实现多种算法2112，以使机器学习框架2106所请求的计算操作能够实现神经网络拓扑2108。算法2112包括优化以增强统计和架构效率、启用云部署、并且启用到大量节点的扩展。在一个实施例中，mlsl2111包括算法2112，以使得能够将机器学习操作扩展到大量节点。在一个实施例中，可以经由可被硬件2114的一个或多个元件所加速的软件库来实现构建块2110。在一个实施例中，构建块2110的至少一部分可以在硬件2114内实现。例如，基于fpga或asic的加速器可以包括定制逻辑，以启用mlsl2111的一部分或一个或多个gemm库。可以使用硬件2114的各种部件来实现机器学习架构栈2100的较高层的函数。硬件2114的部件包括但不限于cpu或另一个通用处理器，其任务是执行与计算和/或操作系统相关的计算。硬件2114还包括基于集成众核(mic)或通用gpu的并行处理系统。在一些实施例中，硬件2114包括基于fpga或asic的深度学习加速器。硬件2114的结构互连部件用于使得能够进行各种部件与高带宽易失性或非易失性存储器之间的高速通信。易失性存储器技术可以包括本文中所述的任何图形存储器技术，包括hbm和gddr存储器。非易失性存储器技术可以包括闪存(包括3dnand闪存)、或其他存储器技术(如3dxpoint存储器)。图21b示出了根据实施例的mlsl架构2111的细节。mlsl架构2111包括具有机器学习专用抽象2113以及非机器学习专用抽象2115的抽象层。抽象与驱动底层消息传送库2119的通信模块2117对接。消息传送库2119使用优化的低层通信例程来通过高性能通信结构2121传输数据。mlsl架构2111使机器学习软件的开发人员能够使用机器学习专用抽象2113来开发可缩放机器学习应用。在一个实施例中，机器学习专用抽象2113使得应用开发人员能够使用机器学习领域特有知识来驱动针对神经网络层的计算操作的可缩放性能。机器学习专用抽象2113使应用能够以对底层架构透明的方式来被开发，使得机器学习应用能够自动适应任何数量的硬件2114元件，包括多种类型的计算和结构元件。除了机器学习专用抽象2113之外，还可以由mlsl架构2111提供一组非机器学习专用抽象2115。非机器学习专用抽象2115使得机器学习应用的开发人员能够在更高的抽象水平上定义应用的一个或多个非机器学习细节，诸如与机器学习无关的一个或多个实现专有细节或操作系统细节。在一个实施例中，机器学习专用抽象2113使得神经网络层适合支持多种类型的并行(例如，数据、机器、混合)。机器学习专用抽象2113还支持层到层通信抽象，以便允许开发人员容易地实现用于不同层类型和并行的通信模式。使用机器学习专用术语来定义不同层类型和并行，所述机器学习专用术语使用机器学习专用抽象2113，并且通过通信模块2117、消息传送库2119、和高性能通信结构2121启用用于那些层类型的通信。机器学习专用抽象2113还使得能够进行跨所定义的神经网络层的智能消息调度，同时抽象出在应用水平实现机器学习技术所需的数据布局和变换。在一个实施例中，通信模块2117包括驱动底层消息传送库2119的逻辑。通信模块2117包括各种优化，以使得能够在用于执行分布式机器学习的各计算节点之间传输机器学习数据的同时有效地驱动网络。通信模块2117包括用于优化网络带宽并启用低延迟时间通信的逻辑。机器学习专用抽象2113和/或非机器学习专用抽象2115可以指定或验证(prove)接口以使得应用开发人员能够指定任务为管理分布式通信的处理器资源。在一个实施例中，可以指定特定的处理器。在一个实施例中，指定与通信相关联的处理器的数量。在一个实施例中，可以指定计算和通信资源之间的混合。在一个实施例中，通信模块2117包括用于自适应地分配处理器核以用于驱动和执行针对通信模块2117和/或消息传送库2119的操作的逻辑。在一个实施例中，通信模块2117可以自适应地分配用于通信的处理资源，而不需要来自机器学习专用抽象2113或非机器学习专用抽象2115的明确指示。在一个实施例中，通信模块2117可以自适应地调整或分配处理资源以试图使可用网络资源完全饱和，从而试图最小化分布式系统内的通信的延迟时间影响。例如，如果通信模块2117确定高性能通信结构2121没有完全数据饱和，则如果分布式计算系统的整体吞吐量将增加，则可以分配额外的处理器或处理器核来执行网络任务。在一个实施例中，被分配用于驱动消息传送库2119的计算资源的量可以基于高性能通信结构的带宽而变化。对于较高带宽的结构，可能需要更大的计算资源来使网络饱和。高性能通信结构2121可以通过任何数量的高速网络连接技术来实现，包括但不限于以太网、无限带宽技术、全向路径互连、或经由诸如nvlink之类的点到点互连的网。在一个实施例中，通信模块2117包括通过启用处理节点之间的异步通信来确保分布式计算操作的前向进行的逻辑。由通信模块2117启用的异步通信允许进行重叠计算和通信操作，所述重叠计算和通信操作高效交织以便优化计算和通信效率和吞吐量。在一个实施例中，通信模块2117还支持优先化的通信信道以使得能够进行竞争通信请求的优先化解决。消息传送库2119使用优化的低层通信例程来通过高性能通信结构2121传输数据。对于底层消息传送库2119和高性能通信结构2121，mlsl架构2111是不可知的。在一个实施例中，消息传送库是基于mpi的库。在这样的实施例中，使用mpi函数(例如，mpi_alltoall、mpi_allreduce、mpi_allgather等)来实现机器学习应用所使用的通信模式。在一些实施例中，grpc或zeromq库和相关联的函数用于消息传送。在一个实施例中，还可以使用来自英伟达(nvidia)集合通信库(nccl)的例程。nccl提供通信例程，诸如，全聚集、归约和广播，以加速跨多个gpgpu的多gpu机器学习训练，并且可以实现多gpu和多gpu/多节点通信。用于灵活节点分组的拓扑感知算法dl神经网络可具有大量卷积层。在合理的时间段内训练此类网络可能需要使用多节点训练。多节点训练可能以通信延迟的形式经历瓶颈。同时操作的大量并行处理器节点可以导致大量同时通信操作的性能。大量通信可能导致网络某些区域的拥塞。用于多节点训练的现有技术包括使用纯粹的分布式训练，其中所有每个节点可以直接与网络上的每个其他节点交互。或者，可以使用一个或多个参数服务器将更新的参数分发给每个节点。基于参数服务器的方法允许拓扑灵活性，因为节点直接与参数服务器通信而不是彼此通信。使用参数服务器也引入了弹性。如果参数服务器失败，则系统可以轻松地将不同节点实例化为参数服务器。其余节点可随后开始与新的参数服务器通信。然而，纯粹的分布式训练相对于参数服务器具有优势，因为如果网络拓扑在构造时考虑到纯粹的分布式训练，则可以实现更高的性能。换言之，可以使用的网络拓扑的类型受限于系统中的每个节点可以容易地与系统内的每个其他节点通信的网络拓扑。否则，可能会形成网络内的瓶颈，从而降低整体性能。例如，当利用一组节点执行全归约操作时，操作的性能可能变得对网络内的延迟尖峰敏感。本文中描述的是一种通信系统，其利用拓扑感知算法来进行灵活的节点分组。在一个实施例中，分布式训练系统可以以对工作者节点的现有网络拓扑敏感的方式进行构造，使得可以基于网络拓扑将本地节点组装成计算组。计算组内的节点使用诸如全归约之类的操作彼此通信，而远程节点经由利用参数服务器执行的同步操作来桥接。在一个实施例中，与分布式训练网络相关联的通信框架可以利用拓扑感知算法来基于要执行的当前通信操作集灵活且透明地调整节点分组。取决于正在执行的通信操作的类型，可以使用不同的节点分组。例如，当促进节点之间的消息传送的通信框架(例如，如图21b中的通信模块2117)确定要执行一系列延迟敏感的通信操作时，通信框架可以相应地调整节点分组。图22示出了根据实施例的多节点训练网络2200。多节点训练网络2200可以包括多组工作者节点2216a-2216b、2236a-2236b。当要在多模式训练网络2200上执行诸如全归约操作之类的延迟敏感通信操作时，通信框架可以基于网络拓扑动态地调整节点分组。在所示的多节点训练网络2200中，通信框架可以确定在交换数据时经历相对较低的通信延迟的工作者节点集2216a-2216b(与在与其他工作者节点集2236a-2236b通信时观察到的通信延迟相比)。为了在工作者节点之间交换模型数据参数(诸如梯度更新)，通信框架可以建立多组工作者节点。例如，通信框架可以创建第一组(2210)工作者节点，其可以包括具有低相互延迟的工作者节点集2216a-2216b。通信框架可随后创建第二组(2230)工作者节点，其可以包括具有低相互延迟的附加工作者节点集2236a-2236b。创建的特定组数可基于网络拓扑而变化。随后可实例化一个或多个参数服务器2220。参数服务器随后可被配置成实现各个组2210、2230之间的有效组间通信。图23示出了根据实施例的使拓扑感知算法能够进行灵活节点分组的过程2300。过程2300可以由如本文所述的通信框架来执行，诸如但不限于如图21b中的通信模块2117。在一个实施例中，过程2300包括初始化分布式训练系统，如框2302处所示。过程2300附加地包括用于确定链接节点的当前网络拓扑是否已知的操作，如框2303处所示。如果网络拓扑是已知的，则通信框架或被配置成执行过程2300的另一逻辑元件可以检取网络拓扑信息，如框2305处所示。在一个实施例中，可以从如以下图28中的网络拓扑单元2808检取网络拓扑信息。如果当前网络拓扑是未知的，如在框2303处所确定的，则可以执行操作以发起一组样本训练迭代，如框2304处所示。在样本训练迭代期间，通信逻辑可以监测节点之间的网络延迟，以确定网络拓扑近似，如框2306处所示。过程2300另外包括创建拓扑本地工作者节点的组，如框2308处所示。例如，通信框架可以基于在框2305处检取的网络拓扑或在框2306处确定的近似网络拓扑在框2308处创建组。在已知网络拓扑的情况下，在拓扑本地工作者节点经历相对较低的通信延迟的假设下对本地工作者节点进行分组，但是在一个实施例中，可以客观地执行延迟测量以验证这种假设，即使当在网络初始化时间网络拓扑已知时。过程2300附加地包括创建一个或多个参数服务器以桥接节点组，如框2310处所示。可以通过重新改变一个或多个工作者节点的用途并将重新改变用途的节点重新初始化为参数服务器来创建一个或多个参数服务器。过程2300附加地包括调整通信路径以将工作者节点组与参数服务器桥接，如框2312处所示。在一个实施例中，过程2300附加地包括基于要执行的通信模式透明地调整工作者节点之间的通信路径。优化机箱(chassis)内通信和机箱间通信本文中描述的一些实施例提供了用于实现分布式训练集群内的gpu之间的机箱内和机箱间通信的服务质量(qos)的系统和方法。一个实施例提供了标准化平台qos计数器，其将软件可见性给予到硬件级性能细节中。暴露这种qos计数器使得软件能够相对于机箱之间的通信做出关于机箱内数据通信的更好决策。现有带宽的较高份额可专用于较高优先级的应用或对延迟敏感的应用。在资源争用期间，可以限制或调整较不延迟敏感的应用。在一个实施例中，基于平台qos计数器数据，机器学习框架的通信模块可以调整调度器处的应用之间的带宽分配，从而向更高优先级的应用授予更高的调度器优先级。在一个实施例中，可以利用处理器高速缓存qos功能来管理机箱间和机箱内通信的通信延迟，使得与高优先级应用相关联的数据可以在cpu、gpu和结构处理器高速缓存中被优先处理。为了优先处理cpu、gpu和结构处理器高速缓存内的数据，可以包括对高速缓存中的数据加标记并降低被标记数据的驱逐概率。图24a-24b示出了根据本文中描述的实施例的处理系统2400、2430。图24a示出了执行节点间通信的处理系统2400。图24b示出了执行节点间和节点内通信的处理系统2430。如图24a中所示，处理系统2400包括两个或更多个处理器2402、2404，在一个实施例中，处理器2402、2404是通用多核处理器，诸如应用处理器或中央处理单元(cpu)。处理器2402、2404与并行处理器计算系统2410耦合，并行处理器计算系统2410包括并行计算集群2420和一组平台接口开关2411a-2411d。平台接口开关2411a-2411d使并行计算集群2420能够与处理器2402、2402互连，处理器2402、2402可以经由平台互连总线2406链接到并行处理器计算系统2410。在一个实施例中，平台互连总线2406和平台接口开关2411a-2411d各自支持外围组件互连快速(pcie)总线标准的版本，包括但不限于pcie3.0、3.1、4.0、5.0等。在一些实施例中，并行计算集群2420包括多个通用图形处理器(gpgpu)2422a-2422d、2424a-2424d。在其他实施例中，并行计算集群2420还可以包括其他类型的并行处理器，诸如mic处理器、fpga或定制asic处理器。在一个实施例中，在并行计算集群2420包括gpgpu2422a-2422d、2424a-2424d的情况下，并行计算集群2420的gpu可以经由点对点互连链路(例如，2423)互连，该点对点互连链路诸如但不限于英伟达(nvidia)高速信令技术(nvhs)(例如nvlink)。点对点互连链路可以包括多组差分对，其中可以组合多个差分对以形成链路。在一个实施例中，可以监视通过每个点对点链路传输的数据的性能度量，并将其报告给处理器2402、2404，一起报告的还有通过平台接口开关2411a-2411d传输的数据的通信度量。传输数据的性能度量可以包括用于通过每个点对点链路的数据事务的度量以及用于经由平台接口开关2411a-2411d执行的数据事务的度量。在一个实施例中，性能度量包括原始吞吐量、考虑开销的有效吞吐量，瞬时延迟和平均延迟。如图24b中所示，处理系统2430包括两个或更多个处理器2432、2434，处理器2432、2434可以类似于图24a中的处理器2402、2404。处理系统2430还包括两个并行处理器计算系统2440、2460，每个处理器计算系统2440、2460可以类似于图24a中的并行处理器计算系统2410，其中每个并行处理器计算系统2440、2460包括一个或多个平台互连总线2472、2474，用于将并行处理器计算系统2440、2460与处理器2432、2434耦合。并行处理器计算系统2440包括一组平台接口开关2441a-2441d。并行处理器计算系统2460包括一组平台接口开关2461a-2461d。平台接口开关2441a-2441d将处理器2432、2434与并行计算集群2450耦合。平台接口开关2461a-2461d将处理器2432、2434与并行计算集群2470耦合。在一个实施例中，并行计算集群2450包括gpgpu2452a-2452d和gpgpu2454a-2454d。并行计算集群2470包括gpgpu2472a-2472b和gpgpu2472a-2474d。gpgpu2452a-2452d和gpgpu2454a-2454d可以经由点对点互连(诸如点对点互连2453)进行通信。gpgpu2472a-2472d和2474a-2474d可以经由点对点互连(诸如点对点互连2473)进行通信。gpgpu可以记录数据通信度量并将这些度量发送到处理器2432、2434。还可以向处理器2432、2434报告经由平台接口开关2441a-2441d和2461a-2461d的数据传输的度量。这些度量可以用于管理机箱内和机箱间通信的qos，以在一个或多个平台互连总线2472、2474上管理与每个机箱内和各个机箱之间(例如，在并行处理器计算系统2440和并行处理器计算系统266之间)的通信相关联的带宽。图25示出了根据实施例的管理并行处理器计算节点之间和之内的通信qos的过程2500。过程2500可以由平台qos逻辑执行，该平台qos逻辑被配置成管理gpu和cpu之间的过程间和过程内通信，诸如，在如图24a中的处理系统2400中和图24b中的处理系统2430中。在一个实施例中，过程2500包括在如本文所述的机器学习框架处，经由由机器学习平台内的中央处理器暴露的qos计数器跟踪在机器学习平台上通信的应用的通信行为，如框2502处所示。过程2500可以确定由机器学习框架管理的每个应用所消耗的机箱内和机箱间通信带宽的相对份额，如框2504处所示。机箱内和机箱间通信的相对份额可以经由对系统内各种处理器暴露的平台qos计数器的监测来确定。qos计数器数据可以在系统的一个或多个控制处理器处聚集，该一个或多个控制处理器可以基于与应用相关联的优先级或应用对延迟的敏感性来调整与在系统上执行的各种应用相关联的通信任务的带宽分配或调度优先级。例如，当并行处理器计算系统和处理器之间，或并行处理器计算系统与不同机箱中的并行处理器计算系统之间的通信链路拥塞时，管理系统内数据传输的通信库可以将数据传输周期内的机箱内通信优先级排序优于机箱间通信。替代地，当机箱间通信技术拥塞时，可以优先处理机箱内通信。在一个实施例中，过程2500附加地包括确定如本文中所述的机箱内和机箱间通信链路内的拥塞点，如框2506处所示。当数据通信需求超过给定链路的可用吞吐量时，可以显示拥塞点。例如，取决于给定系统实现中使用的协议，用于机箱间通信的通信链路可以具有相对于用于机箱内通信的通信链路的较低带宽链路。过程2500随后可以基于机箱内和机箱间通信链路内的通信带宽和拥塞点的相对份额来调整应用通信调度和路由，如框2508处所示。调整应用通信调度可以包括，例如，在机箱间拥塞期间延迟一组机箱间消息的调度，并且代之以调度机箱内消息的传输。调整应用通信调度还可以包括在机箱内拥塞期间延迟一组机箱内消息，并代之以调度机箱间消息。然而，在机箱内拥塞的情况下，调整还可以包括调整机箱内消息将被中继的路由。在一个实施例中，调整可以附加地包括动态调整高速缓存qos模型以优先处理对延迟敏感的应用的数据，如框2510处所示。图26示出了根据实施例的附加的多机箱计算系统2600。多节点计算系统2600的每个机箱类似于例如图24b中的处理系统2430内的机箱。通用图形处理单元(gpgpu)进行机箱内和机箱间通信。例如，gpgpu2604a-2604d各自经由一组点对点gpu链路2614而互连。gpgpu2606a-2606d各自通过点对点gpu链路2616而互连。gpgpu2604a-2604d可以各自经由主机接口开关2602来与处理器2603通信。gpgpu2606a-2606d可以经由主机接口开关2604来与处理器2605通信。gpgpu2604a-2604d和2606a-2606c可以不经由点对点gpu链路直接互连，但是在一个实施例中，可以经由主机接口开关2602和主机接口开关2604之间的互连2607进行通信，这些主机接口开关可以各自是，例如，pcie开关。在一个实施例中，由主机接口开关2602和主机接口开关2604提供的数据吞吐量以及互连2607上的吞吐量可以是相对于点对点gpu链路2614和点对点gpu链路2616的较低带宽互连。可以在处理器2603和处理器2605不包括对点对点gpu链接2614和点对点gpu链接2616的支持的情况下使用这种互连。在替代实施例中，可以经由增强型主机接口开关来加速机箱间通信，该增强型主机接口开关使得点对点gpu链路(诸如但不限于nvlink)能够在如本文所述的主机接口开关内实现。例如，在一个实施例中，主机接口开关2602和主机接口开关2604可以实现为nvlink开关，其可以用于互连不同机箱内的gpu。在一个实施例中，处理器2603和处理器2605可以驻留在与gpgpu2604a-2604d或gpgpu2606a-2606d不同的机箱中。主机接口开关2602和主机接口开干2604可以促进处理器机箱和gpgpu机箱之间的机箱间互连。图27示出了根据实施例的主机接口开关2700。在一个实施例中，主机接口开关2700可用于启用转换的点对点互连，以用于连接多机箱gpu集群。图示的主机接口开关2700是一个实施例的示例，并且不是关于所有实施例进行限制。在一个实施例中，主机接口开关2700可以用作如图26中所示主机接口开关2603或主机接口开关2604。例如，图示的主机接口开关2700通过使用多个nvlink到pcie桥2705、2515和高带宽、低延迟交叉开关2710(例如，实现pcie4.0或pcie5.0互连的pcie交叉开关)实现用于点对点互连(例如nvlink)的开关。一组点对点链路端点2702a-2702d可以与桥接电路2705耦合，桥接电路2705可以电气地或逻辑地将点对点链路与交叉开关2710桥接。在一个实施例中，数据可以通过交叉开关2710被路由到第二连接桥接电路2715，第二连接桥接电路2715可以电气地或逻辑地将交叉开关2710的协议与点对点链路端点2772a-2772d的协议桥接。在点对点端点2702a-2702d、2722a-2722d使用nvhs技术的情况下，端点信令被配置为不归零。在一个实施例中，桥接器2705和桥接器2715被配置成将点对点链路端点的不归零信令转换为交叉开关2710所使用的差分信令，并将交叉开关2710所使用的差分信令转换成点对点链路端点的不归零信令。在一个实施例中，用于将点对点端点2702a-2702d和点对点端点2722a-2722d与交叉开关2710桥接的链路的数量可以基于在交叉开关2710处实现的协议而变化。例如，为了避免桥接瓶颈，桥接器2705和桥接器2715可以在连接到交叉开关2710时使用可变比率的点对点链路相对pcie链路。例如，pcie4.0互连可以具有每通道16gt/s(每秒千兆传输)的传输速率，而nvlink2.0互连可以具有每通道25gt/s的传输速率。因此，不止一个pcie4.0通道可以用于nvlink到pcie桥2705、2515内的每个nvlink通道，以确保桥接器不会出现传输瓶颈。还存在结构处理器2730。在一个实施例中，结构处理器2730根据系统指定的功率和性能要求与每个桥接器2705、2715和交叉开关2710耦合并配置它们。持久深度学习通信的硬件支持在当前的机器学习框架中，即使节点之间的通信图是静态图，通信框架仍然在节点之间执行通信，就像系统使用动态图一样，从而增加了节点之间通信任务的开销。例如，当跨多个节点执行通信操作时，为每个操作分配、使用和解除分配存储器和网络设备资源。在一些系统中，可以针对每个事务执行用于通信操作的带宽分配。如果网络通信框架可以被配置成采取静态节点图，允许某些分配可以是持久的，则网络通信操作的效率可以增加。本文中描述的一个实施例实现了用于分布式机器学习的网络化节点间通信的持久通信信道。当配置分布式机器学习训练系统时，预先指定节点之间的通信模式，从而指定通信操作和相关节点的列表。当执行前向和后向传播计算并且梯度跨节点分布时，在整个分布式训练过程中将重复通信操作列表。每次执行操作时，不是支付与在网络或通信结构上执行通信操作相关联的运行时成本，而是可以请求持久的机器学习通信图。持久机器学习通信图可以使运行时网络资源的分配能够作为一次性成本来执行。资源分配在分布式训练会话期间持续。当分布式训练会话完成时，可以对分配的资源解除分配。实现这样的实施例包括对结构或网络通信栈内的硬件和软件的修改。例如，机器学习通信框架的软件可以向通信硬件指示应当持久的特定操作集，因为可能不希望期望使所有操作都持久。例如，可能不期望某些设置、检查指向和纠错操作变为持久的。此外，对于一些权重梯度或激活转移函数来说保持非持久性可能是有利的。因此，可以将通信框架和通信硬件修改成包括对在网络上的特定节点之间建立持久通信会话的支持，并且包括在这些会话的持续时间内，应该以持久的方式执行资源分配的操作列表。图28a-28c示出了实现持久深度学习通信的系统。图28a示出了根据实施例的持久通信栈2800。图28b示出了根据实施例的持久深度学习通信逻辑2830的操作。图28c示出了根据实施例的持久深度学习通信系统的资源管理逻辑2840的操作。图28a的持久通信栈2800可以是图21a-21b中所示的机器学习缩放架构的一部分。例如，在一个实施例中，通信模块2117包括持久连接单元2802、网络拓扑单元2804、和带宽/qos单元2806，每个单元可以配置通信模块2117与消息传送库2119以及高性能通信结构2121的交互，如本文中所述的。在一个实施例中，持久连接单元2802可以在网络通信会话开始时设置通信缓冲器和通信调度，并重新使用通信上下文，而不是在分布式训练期间重复地建立和拆除网络连接。持久连接单元2802可以与网络拓扑单元2804交互，以将网络拓扑与给定的通信模式相关联。可以标识、枚举与分布式训练操作相关联的网络节点，并将其提供给持久连接单元2802。持久连接单元2802可以与消息传送库2119中的持久连接接口2812通信。持久连接接口2812提供一种机制，通过该机制，消息传送库2119的资源可被指示为对于给定通信会话是持久的。当会话资源被指示为持久时，在分布式训练会话期间针对消息中继而创建的数据、上下文和配置将以持久方式被分配和维持，其中执行和维持资源分配，直到指示持久会话完成为止。通信结构接口2820包括用于实现通过高性能通信结构2121进行通信的软件和硬件元件。在一个实施例中，通信结构接口2820包括持久连接接口2822、存储器登记单元2824、网络上下文单元2826、和流控制单元2828。通信结构接口2820可附加地包括与本领域中已知的结构接口相关联的其他部件，诸如，控制处理器、存储器、转发asic等。响应于经由消息传送库接收到的消息和/或命令，持久连接接口2822可以配置与高性能通信结构2121相关联的硬件和软件资源以持久方式被分配，使得将被循环分配和解除分配的资源在通信会话期间将被维持。被变成持久的特定资源和上下文可以基于通信结构接口2820的类型而变化。在一个实施例中，存储器登记单元2824可以持久地登记存储器以用于消息传输和接收。存储器登记包括固定(pin)与包含要传递的数据或将包含接收到数据的存储器缓冲器相关联的虚拟存储器地址。在一个实施例中，存储器登记包括对与存储器缓冲器相关联的虚拟存储器地址执行物理地址转换。在一个实施例中，存储器登记单元2824可以存储持久分配的存储器缓冲器的记录。在一个实施例中，用于分配的缓冲器的元数据可以指示给定的缓冲器被持久地分配。可以绕过对这些缓冲器的解除分配，并且在会话中的后续网络传输期间，可以重新使用先前分配的缓冲器。在一个实施例中，网络上下文单元2826可以持久地分配网络上下文信息，以用于通过高性能通信结构的消息传输和接收。例如，可以绕过对用于处理与传输协议相关联的数据的持久分配的上下文存储器的解除分配。在将以其他方式重新分配存储器的情况下，可以重新使用先前分配的存储器。在一个实施例中，流控制单元2828可以管理经由高性能通信结构2121的数据传输和接收的速率。通常，高性能通信结构2121的网络层利用流控制来防止接收器处的缓冲器溢出。在一个实施例中，基于信用的流控制系统用于跟踪接收缓冲器内的可用时隙(slot)。当从接收缓冲器中拉取接收到的数据时，可以将信用发送回所接收数据的发送者。由于会话内的发送器和接收器组是预先已知的，所以在大量数据传输开始跨分布式训练集群内的节点之前，可以将流控制数据结构建立为一次性成本。如图28b中所示，持久深度学习通信逻辑2830可以将通信软件和硬件配置成用于在神经网络的分布式训练期间执行的网络通信会话的持久存储器分配、网络上下文和硬件上下文信息。逻辑2830可以由如图28a中所示的通信模块2117、消息传送库2119、和/或通信结构接口2820来实现。在一个实施例中，逻辑2830可以接收持久网络通信会话要被建立的节点的标识符，如框2831处所示。可以与一个或多个节点建立持久会话，并且可以接收指定与持久通信会话相关联的每个节点的一组标识符。逻辑2830可随后解析节点的一个或多个网络地址，并持久地存储一个或多个经解析的网络地址，如框2832处所示。在框2834处，逻辑2830可以接收资源分配将持久的一组网络操作的指示。可能不期望使所有操作持久，因为某些设置和错误检查操作是非持久的话可能是最佳的。逻辑2830可以分配用于与节点通信的资源，并将资源标记为持久的，如框2836处所示。可以通过将资源的标识符存储在数据结构中来将资源标记为持久的，或者资源的元数据可以指示资源将被持久地分配。如框2837处所示，逻辑2830可以利用所标识的一个或多个节点执行所请求的网络操作，同时保持与被标识为持久的操作相关联的资源分配。在框2837处，逻辑2830可以在接收到持久会话已经结束的指示之后对持久分配的资源解除分配。如图28c中所示，持久深度学习通信系统的资源管理逻辑2840的操作可包括：在通信框架处接收执行与持久分布式训练会话相关联的操作的请求，如框2841处所示。如果，在框2843处确定操作被标记为持久的，则逻辑2840可以访问先前为该操作分配的资源。如果，在框2843处确定操作未被标记为持久的，则逻辑2840可以执行用于该操作的新资源分配，如框2844处所示。在一些实施例中，操作不是被标记为持久的，而是可以被列在对于通信会话而言是持久的操作的数据结构或数据库中。用于推理的无服务器加速器池化机器学习推理期间提出的一个重大挑战是延迟。虽然计算吞吐量对于机器学习训练至关重要，但是推理操作具有较低的计算要求，却对延迟非常敏感，其中执行推理的最佳时间帧通常以毫秒计。推理操作的延迟敏感性源于更多推理部署的实时性质。例如，通过自主驾驶和导航系统，以及通过与自主驾驶和导航系统相关联的计算机视觉或遥感系统，连续地执行推理请求。此外，数字助理程序可以被被配置成响应于用户请求而执行机器学习推理。当推理被执行作为交互式用户体验的一部分时，系统展示的任何延迟都可能对用户体验产生负面影响。大规模、面向用户的推理可以实现为基于云的基于数据中心的方案。当在数据中心中执行机器学习操作时，可以从大量客户端(例如，消费者设备)收集和池化(pooled)数据并将其发送到数据中心cpu服务器或cpu集群。将数据转换或修改成可由部署的机器学习框架或数据模型接受的格式，然后在并行处理集群(诸如gpgpu集群)上进行处理。在gpu到gpu结构性能超过gpu到主控结构性能的实现中，cpu服务器/集群可能会将延迟瓶颈引入到数据中心推理系统中。本文中描述的一些实施例使得无服务器加速器池化(pooling)能够用于推理操作。在一个实施例中，可以是gpgpu加速器、fpga加速器、定制asic或其他类型的推理加速器的推理加速器池可以耦合到高带宽和低延迟交换结构。加速器池可以是“无服务器”池，因为主cpu服务器和相关联的操作系统不存在。相反，可以由结构附加的cpu服务器预先配置一组可编程网络接口、低功率处理器和/或可编程结构接口。一旦配置了加速器池上的网络、结构接口或低功率处理器系统，就可以从关键路径中移除cpu服务器，其中直接在加速器池处接收推理请求并由加速器池处理推理请求。在一个实施例中，加速器池可以被虚拟化，使得设备级访问能够作为在数据中心内实现的虚拟服务器方案内的虚拟设备。图29a-29c示出了根据本文中描述的实施例用于实现用于推理的无服务器加速器池化的硬件和相关联的软件过程。图29a示出了根据实施例的包括无服务器加速器池的数据中心2900。图29b示出了根据实施例的cpu服务器和加速器池系统的示例。图29c示出了根据实施例的用于配置用于推理的无服务器加速器池的过程2930。如图29a中所示，数据中心2900可以包括前端2902，通过前端2902接收处理请求。前端2902可以与一组cpu服务器2904a-2904n对接。每个cpu服务器，例如cpu服务器2904n，包括一组网络接口控制器(例如，nic2914)、存储器2912、应用执行集群2910和结构接口2807。包括nic2914的网络接口控制器可用于将cpu服务器2904a-2904b连接到前端2902。在各种实施例中，可以使用各种类型的网络接口控制器，包括但不限于以太网、无限带宽技术、全向路径互连或其他高速网络协议。存储器2912是高速易失性或非易失性随机存取存储器，并且可以是本文所述的任何类型的系统存储器。应用执行集群2910包括被配置成执行包括虚拟机的应用的一个或多个多核服务器处理器。应用执行集群可以执行可以利用一个或多个推理加速器池(例如，gpu池2908a-2908n)的机器学习应用，或者可以将推理加速器池配置成直接响应经由前端2902接收的请求。cpu服务器2904a-2904n中的结构接口2907可以使应用执行集群2910能够与高带宽交换结构2906连接。高带宽交换结构2906可以是本文中描述的任何高速互连，诸如但不限于pcie或nvhs/nvlink。在一个实施例中，推理加速器池是gpu池2908a-2908n内的gpu加速器。每个gpu池可包括，例如，如在gpu池2908中的，存储器2922、一个或多个网络接口(例如，nic2924)、一个或多个可选低功率处理器2920、gpu计算集群2918以及结构接口2917。在各种实施例中，存储器2922可以是类似于存储器2912的易失性或非易失性系统存储器，或者可以是图形存储器池，例如图形ddr存储器(例如，gddr5、gddr5x、gddr6等)。网络接口控制器(例如，nic2924)可以是本领域中已知的网络接口控制器，例如nic2914。在一个实施例中，gpu池2908a-2908n的网络接口控制器包括附加的可编程或处理元件，以促进gpu池2908a-2908n的无服务器操作。例如，cpu服务器2904a-2904n中的一个可以在推理会话的持续时间内配置一组地址和静态路由。可选的低功率处理器2920可以存在于gpu池2908a-2908n中的一个或多个中，以促进存储器2922和结构接口2917之间的数据移动。替代地，结构接口2917可以包括可编程资源和/或处理资源，以执行否则将由服务器处理器(诸如cpu服务器2904a-2904n的应用执行集群2910的处理器之一)执行的操作。如图29b中所示，基于gpu的加速器池2908可以以与如图24a中的处理系统2400类似的方式进行构造，其中图24a的处理器2402、2404从机箱被移除。相反，gpu计算集群2918可以包括多个通用图形处理器(gpgpu)2422a-2422d、2424a-2424d，这些通用图形处理器可以经由点对点互连的网络进行互连，所述点对点互连诸如nvhs/nvlink(例如，nvlink、nvlink2.0等)。gpu集群2918可以经由结构接口2917a-2917d与高带宽交换结构2906互连。cpu服务器之一(例如，cpu服务器2904a)可以供应结构接口2917a-2917d，这些结构接口可以是具有处理器逻辑的可编程接口。cpu服务器2904a-2904n与gpu池2908之间的交互的特定性质可以跨实施例而变化。在一个实施例中，gpu池2908可以被配置成将gpgpu2422a-2422d、2424a-2424d耦合为cpu服务器2904a-2904n之一的设备客户端，就好像gpgpu位于相应耦合的cpu服务器的机箱内一样。在一个实施例中，单个cpu服务器(例如，cpu服务器2904a)可以将gpu池2908配置为独立计算处理器，该独立计算处理器可以经由高带宽交换结构2904、或经由网络接口控制器(例如，nic2924)直接接收推理请求。一旦cpu服务器2904a配置了gpu池2908，就可以从关键推理路径中移除cpu服务器2904a。gpu池2908随后可以直接接收推理请求以进行处理。例如，诸如自主车辆、语音处理客户端、虚拟助理等之类的推理客户端2901可以经由网络2903(例如，因特网)将格式化数据直接发送到gpu池2908以进行处理，绕过cpu服务器2904a-2904n。在一个实施例中，为了实现数据中心推理实现的减少的等待时间，gpu池2908可以位于数据中心的边缘处，而不是位于数据中心核处。在一个实施例中，具有较低总拥有成本和较低功率要求的无服务器gpu池可以比现有服务器/gpu池部署更靠近推理请求源。如图29c中所示，用于配置用于推理的无服务器加速器池的过程2930可以由cpu服务器实现。一旦配置了加速器池，就可以从推理关键路径中移除cpu服务器。替代地，单个cpu服务器可以被耦合到多个加速器池。虽然图29a-29b中示出gpu池，但是加速器池可以被配置成使用各种类型的机器学习优化处理元件，包括但不限于gpgpu、fpga、asic或针对机器学习计算而优化的其他类型的计算元件。在一个实施例中，如框2932处所示，过程2930包括：cpu服务器接收配给一个或多个加速器池以用于数据中心内的操作的请求。在框2933处，cpu服务器可以确定加速器池是否将具有自主的无服务器池配置。对于自主的无服务器池配置，cpu服务器可以配给加速器池的可编程网络和结构接口以直接接收来自客户端的推理请求，如框2934处所示。在加速器池处接收直接推理请求是接收来自客户端设备的推理请求，绕过对cpu服务器和相关cpu服务器操作系统的使用。如果未请求直接的无服务器配置，则cpu服务器可以将一个或多个加速器池的可编程网络和结构接口配给为cpu服务器的客户端设备，如框2935处所示。在此配置中，可以经由高带宽交换结构将多个加速器池连接到单个cpu服务器。多个加速器池随后可以操作作为cpu服务器的加速器客户端，允许单个cpu服务器直接使用更大数量的加速器。与为了特定工作负载而配置可编程网络接口相关联的开销在长时间运行的工作负荷上摊销，因为加速器池可能保持在所配给的配置中达一时间段。这种配置使得数据中心内的cpu服务器的数量减少，其中用加速器池潜在地替换减少的cpu服务器的数量。处理自主自驾汽车上的突发硬件故障在分布式机器学习系统中，如果系统内的图形处理单元发生故障，则可以启用神经网络操作的替代紧急路由。可以使用替代通信图来配置实现每个计算节点内的计算节点和gpu之间的通信的通信框架。如果分布式训练网络内的cpu或gpu发生故障，则神经网络的计算操作可以在分布式训练网络的功能部分之间重新平衡，其中与故障部分相关联的模型或参数数据被重新分配到其他节点。但是，关键的是，包括分布式推理系统在内的推理系统能够从突发的硬件故障中恢复，特别是在操作期间在自主自驾车辆(asdv)内发生这些故障时。如果在asdv推理系统内发生硬件故障，特别是当乘客在场时，系统可能需要以保持车辆乘客安全的方式恢复，同时考虑其他附近车辆中乘客的安全。因此，可能需要多层硬件故障保险装置，以使车辆至少导航到安全位置并且到达安全停车。在可以进行驾驶员控制的车辆中，对系统而言的一个可用选项是，通知驾驶员对车辆采取控制。在可以进行乘客控制的全自主车辆中，机器学习系统必须能够导航直至安全停车。这里描述的是用于使得推理系统的紧急模式能够处理或从突发的硬件故障软件中恢复的硬件和软件。在一个实施例中，启用级联故障恢复技术，其中以软件级别尝试错误恢复。如果软件努力无法将推理系统返回到至少部分功能，则可以采取基于硬件的措施。如果检测到软件故障(例如，软件栈内的损坏)，则系统将尝试基于捕获的检查点来重建数据模型以保持数据模型的当前操作状态。该技术可以特别有用于当前数据模型的任何方面已经相对于存储的数据模型进行了调整的情况，例如，如果已经执行或当前正在进行任何形式的神经网络的再训练。如图30a中所示，训练或数据模型3002的数个部分可以被保存为恢复/跟踪点3004，该恢复/跟踪点3004可以用于在软件或数据损坏(例如由于软件故障或一次性硬件故障事件)的情况下重建数据模型。恢复/跟踪点3004可用于重建或恢复数据，例如，如果需要将处理操作迁移到推理或重新训练计算系统内的不同处理器或节点的话。图30b示出了根据实施例的具有多个冗余的机器学习处理系统3000。在一个实施例中，机器学习处理系统3000是用于例如至少半自主的自驾(self-driving)车辆的部署的处理系统。机器学习处理系统3000包括一组推理处理器3010a-3010b，其中第一推理处理器3010a是主处理器，第二推理处理器3010b被保留作为备份处理器。推理处理器3010a-3010b可以各自存在于芯片上系统集成电路上并且可以访问共享存储器和存储系统。推理处理器3010a-3010b与互连3012耦合。互连还可以与外部网络接口3018、故障保险(failsafe)控制器3016和信息娱乐处理器3014以及通用处理器3015(诸如，应用处理器或中央处理单元(cpu))连接。外部网络接口3018可以是无线数据接口，诸如lte或gsm接口。外部网络接口3018可以实现与云服务器3020的通信。信息娱乐处理器3014可以是图形处理器，其专用于证明用于实现asdv的虚拟驾驶舱、虚拟测量系统、映射和导航系统和/或多媒体接口的图形渲染功能。通用处理器3015可以是用于执行由asdv提供的应用的应用处理器，并且可以与信息娱乐处理器3014协同工作。在一个实施例中，故障保险控制器3016可以是微控制器或低功率处理器，其可以执行由推理处理器3010a-3010b、信息娱乐处理器3014和/或通用处理器3015提供的功能子集。如果软件或硬件错误导致这些处理器无法操作，则故障保险控制器可以临时替换此类处理器。此外，故障保险控制器3016可以在硬件故障的情况下协调兼容处理器之间的处理操作的切换。处理自主自驾车辆上的突发硬件故障可以作为多阶段过程来执行。如图30a中所示的恢复/跟踪点3004可以经由外部网络接口被定期地发送到云服务器3020。此外，云服务器3020可以维持用于安全驾驶的紧急算法，该紧急算法可以在关键的数据或硬件功能丢失的情况下经由外部网络接口3018而被检取，以允许机器学习处理系统3000至少将asdv导航到安全位置中的安全停车点，诸如，在道路一侧并避开交通流。图31中示出了与用于处理asdv上的突发硬件故障的附加算法相关联的计算逻辑3100。在一个实施例中，计算逻辑3100(其可以由图30b的故障保险控制器3016上执行的固件来提供)可以监测机器学习处理系统(诸如如图30b中的机器学习处理系统3000)内的各种软件和硬件过程的操作。在一个实施例中，故障保险控制器可以检测自主驾驶神经网络处理系统的元件中的严重故障，如框3102处所示。故障保险控制器随后可以触发故障元件上的软件系统的重置，并尝试从先前保存的检查点重新加载数据模型，如框3104处所示。可以从本地存储加载以前保存的检查点。如果本地存储不可用，则可以经由外部网络接口从云服务器加载先前保存的检查点。在一个实施例中，从云服务器重新加载数据模型还可以包括预取用于安全驾驶的算法，以便稍后可能用在恢复过程中。如果故障保险控制器在框3105处确定系统已经由于在框3104处执行的软件系统重置而恢复，则故障保险控制器可以在框3106处警告可恢复的错误。警告可以显示给asdv的操作员，在日志(logging)系统中记录，和/或报告给云服务器。重复的可恢复错误可能指示即将发生的严重硬件错误。如果在框3105处没有恢复系统，则故障保险控制器可以在框3107处确定是否存在给故障系统的任何共享计算资源。如果共享资源可用，如在框3107处所确定的，则故障保险控制器可以将神经网络处理迁移到共享计算资源，如框3108处所示。在共享计算资源不可用的情况下，如在框3107处所确定的，则故障保险控制器可以将神经网络或数据模型迁移到故障保险控制器，该故障保险控制器可以配置有用来仅仅将asdv导航和驱动到避开交通流量的安全位置处的安全停车点的足够的处理功能。可以在框3110处确定神经网络处理被迁移至的处理器的特定能力。响应于所检测到的能力，故障保险控制器或当前主处理器可以基于当前能力来调整自主特征，如框3112处所示。如果等效计算资源可用，例如，在推理处理器3010a故障的情况下推理处理器3010b可用，则操作可以正常继续，尽管可以给出故障部件警告并且可以为了服务的目的而标记该asdv。在非等效共享计算资源可用的情况下，仍然可以执行迁移，尽管操作可能在可能降级的服务级别上继续。例如，参见图30，如果硬件错误导致推理处理器3010a和推理处理器3010b的故障，则操作可以利用通用处理器3015和/或信息娱乐处理器3014执行其中一些推理操作从而继续，尽管整体系统功能可能是有限的。例如，由于降低的可用计算吞吐量水平，可能会对asdv施加较低的最大速度。在这种操作模式中，多媒体或信息娱乐功能可能受到限制。此外，自主操作可以限于将asdv导航到安全位置以进行恢复。在一个实施例中，先前从云服务器3020检取到的用于安全驾驶的算法可以加载在通用处理器3015和/或信息娱乐处理器3014上，其中该算法已被特别优化以在备份处理硬件上操作。图32是根据本文中描述的实施例的数据处理系统3200的框图。数据处理系统3200是异质处理系统，其具有处理器3202、统一存储器3210和包括机器学习加速逻辑的gpgpu3220。处理器3202和gpgpu3220可以是如本文中所描述的处理器和gpgpu/并行处理器中的任一者。处理器3202可以执行存储在系统存储器3212中的用于编译器3215的指令。编译器3215在处理器3202上进行执行，以将源代码3214a编译成经编译代码3214b。经编译代码3214b可以包括可由处理器3202执行的代码和/或可由gpgpu3220执行的代码。在编译期间，编译器3215可以执行操作以插入元数据，该元数据包括关于经编译代码3214b中存在的数据并行化水平的提示和/或关于和会基于经编译代码3214b而被分派的线程相关联的数据局部性的提示。编译器3215可以包括执行这样的操作所必要的信息，或可以在运行时库3216的帮助下执行这些操作，所述运行时库诸如本文中描述的机器学习扩展库(mlsl)。运行时库3216还可以促进编译器3215编译源代码3214a，并且包括指令，所述指令在运行时与经编译代码3214b联系在一起以用于促进在gpgpu3220上执行经编译指令。统一存储器3210表示可由处理器3202和gpgpu3220访问的统一地址空间。统一存储器包括系统存储器3212以及gpgpu存储器3218。gpgpu存储器3218包括gpgpu3220内的gpgpu本地存储器3228，并且还可以包括系统存储器3212中的一些或全部。例如，存储在系统存储器3212中的经编译代码3214b还可以被映射到gpgpu存储器3218中以供由gpgpu3220访问。gpgpu3220包括多个计算块3224a-3224n，这些计算块3224a-3224n各自包括一个或多个并行处理集群。gpgpu3220还包括一组寄存器3224、高速缓存存储器3226以及功率和性能模块3225，所述功率和性能模块3225可以用作计算块3224a-3224n的共享资源。功率和性能模块3225可以被配置成调节计算块3224a-3224n的功率递送和时钟频率，以用于在重工作负荷下对计算块3224a-3224n内的空闲部件进行功率管控(gate)。gpgpu3220包括gpgpu本地存储器3228，所述gpgpu本地存储器3228是与gpgpu3220共享图形卡或多芯片模块的物理存储器。在一个实施例中，gpgpu3220包括图形和计算加速逻辑，该图形和计算加速逻辑包括指令获取和解码单元3221、调度器单元3222和机器学习固定功能单元3223。获取和解码单元3221是包括用于获取和解码要由gpgpu3220计算的指令的逻辑的获取和解码单元。在一个实施例中，所执行的指令可以经由调度器单元3222对要经由计算块3224a-3224n和/或机器学习固定功能单元3223执行的一组操作和/或微操作进行排序和/或串行化。在一个实施例中，机器学习固定功能单元3223是专用集成电路，其明确且专门地配置成执行大量并行矩阵乘法操作。在一个实施例中，机器学习固定功能单元3223被配置成对具有非二次幂滤波器大小的卷积滤波器执行矩阵乘法。在一个实施例中，机器学习固定功能单元3223是现场可编程门阵列(fpga)，其提供可在工作负荷之间更新的固定功能逻辑。在一些实施例中，gpgpu3220包括集成结构接口3230和结构接口高速缓存3232。在一个实施例中，集成结构接口3230附加地包括mlsl结构模块3231，该mlsl结构模块使结构接口能够为某些mlsl操作提供硬件加速。结构接口3230可以是图28a的高性能通信结构1521的变体。结构接口3230具有被映射到gpgpu本地存储器3228的至少一部分的地址空间，并且在一个实施例中可以参与由处理器3202和gpgpu3220共享的统一存储器3210。.结构接口高速缓存3232用于高速缓存从通信结构接收到的或要被发送到通信结构的数据，该通信结构实现了计算节点之间的数据通信。在一个实施例中，当计算结果由gpgpu3220计算并被存储在gpgpu本地存储器3228内时，结构接口3230可以将数据从gpgpu本地存储器3228发送到其他计算节点。在这样的实施例中，不需要将数据发送到系统存储器3212，除非需要数据以供处理器3202上执行的应用使用。mlsl结构模块3231被配置成促进节点之间的数据的低延迟传输。在一个实施例中，mlsl结构模块3231可以接收与由mlsl运行时(例如运行时库3216)管理的数据对象相关联的gpgpu本地存储器3228内的一组地址。例如，可以将用于存储要由gpgpu3220生成的激活数据的输出缓冲器的地址范围提供给mlsl结构模块3231。mlsl结构模块3231然后可以被配置成监测地址范围中的更新。当地址范围接收到由gpgpu3220输出的激活数据的写入时，mlsl结构模块3231可以直接将传递调度到结构接口3230以传递输出的激活数据。mlsl结构模块3231还可以用于实现本文中所描述的细粒度通信和点对点硬件通信技术。由结构接口3230支持的协议可以改变。在一个实施例中，结构接口3230是高速以太网接口。在一个实施例中，结构接口3230是全向路径互连接口。在一个实施例中，结构接口3230是无限带宽技术接口。在一个实施例中，结构接口3230是nvlink接口的一个版本。其他结构接口技术也可被支持。应当理解，对于某些实施方式，比在上文中所描述的示例更少或更多地配备的系统可以是优选的。因此，取决于诸如价格约束、性能要求、技术改善或其他情况之类的众多因素，数据计算系统3200的配置在各实现之间不同。本文中描述的实施例可以在高性能计算和机器学习训练环境中找到广泛应用。因此，本说明书预期数据处理系统3200以及本文中描述的其他数据处理和计算系统被实现为分布式计算系统内的高性能服务器或服务器阵列。这种分布式计算系统可以在数据中心或服务器群内实现。然而，实施例不限于这样的实现，并且本文中描述的技术还可以用于较低性能设备的大规模分布式计算系统，诸如但不限于，移动或手持设备、平板计算设备或连接的消费者电子设备。附加的示例图形处理系统以上所描述的实施例的细节可以被合并到下面描述的图形处理系统和设备内。图33到图37的图形处理系统和设备示出了可以实现以上所描述的技术的其中任一种和其所有的系统和图形处理硬件。系统概述图33是展示了被配置成实现本文所述的实施例的一个或多个方面的计算机系统3300的框图。计算系统3300包括处理子系统3301，所述处理子系统具有一个或多个处理器3302和系统存储器3304，所述一个或多个处理器和所述系统存储器经由互连路径进行通信，所述互连路径可以包括存储器中枢3305。存储器中枢3305可以是芯片组部件内的单独的部件，也可以集成在一个或多个处理器3302内。存储器中枢3305经由通信链路3306与i/o子系统3311耦合。i/o子系统3311包括i/o中枢3307，所述i/o中枢可以使得计算系统3300能够从一个或多个输入设备3308接收输入。另外，i/o中枢3307可以使得显示控制器(所述显示控制器可以被包括在一个或多个处理器3302中)能够向一个或多个显示设备3310a提供输出。在一个实施例中，与i/o中枢3307耦合的一个或多个显示设备3310a可以包括本地显示设备、内部显示设备或嵌入式显示设备。在一个实施例中，处理子系统3301包括一个或多个并行处理器3312，所述一个或多个并行处理器经由总线或其他通信链路3313耦合至存储器中枢3305。通信链路3313可以是任意数量的基于标准的通信链路技术或协议(诸如但不限于pciexpress)中的一个，也可以是供应方特定的通信接口或通信结构。在一个实施例中，一个或多个并行处理器3312形成以计算为中心的并行或向量处理系统，所述系统包括大量处理核和/或处理集群诸如集成众核(mic)处理器。在一个实施例中，一个或多个并行处理器3312形成图形处理子系统，所述图形处理子系统可以向经由i/o中枢3307耦合的一个或多个显示设备3310a中的一个输出像素。一个或多个并行处理器3312还可以包括显示控制器和显示接口(未示出)以实现到一个或多个显示设备3310b的直接连接。在i/o子系统3311内，系统存储单元3314可以连接至i/o中枢3307来为计算系统3300提供存储机制。i/o开关3316可以用于提供接口机制以实现i/o中枢3307和可以集成到平台中的其他部件诸如网络适配器3318和/或无线网络适配器3319以及可以经由一个或多个插入式设备3320添加的各种其他设备之间的连接。网络适配器3318可以是以太网适配器或另一种有线网络适配器。无线网络适配器3319可以包括wi-fi、蓝牙、近场通信(nfc)或包括一个或多个无线电装置的其他网络设备中的一个或多个。计算系统3300可以包括未明确示出的其他部件，这些部件包括usb或其他端口连接件、光存储驱动器、视频捕获设备等，也可以连接至i/o中枢3307。图33中将各种部件互连的通信路径可以使用任何合适的协议诸如基于pci(外围部件互连)的协议(例如，pci-express)，或(多个)任何其他总线或点对点通信接口和/或协议诸如nv-link高速互连或本领域中已知的互连协议来实现。在一个实施例中，一个或多个并行处理器3312并入有为进行图形和视频处理而优化的电路，包括例如视频输出电路，并且所述电路构成图形处理单元(gpu)。在另一个实施例中，一个或多个并行处理器3312并入有为进行通用处理而优化的电路，同时保留了本文更详细描述的基础计算架构。在又一个实施例中，计算系统3300的各部件可以与一个或多个其他系统元件集成在单个集成电路上。例如，一个或多个并行处理器3312、存储器中枢3305、(多个)处理器3302和i/o中枢3307可以集成到芯片上系统(soc)集成电路中。可替代地，计算系统3300的各部件可以集成到单个封装中以形成封装中系统(sip)配置。在其他实施例中，计算系统3300的各部件的至少一部分可以集成到多芯片模块(mcm)中，所述多芯片模块可以与其他多芯片模块互连成模块化计算系统。应当理解，本文所示的计算系统3300是例示性的并且变型和修改是可能的。连接拓扑可以根据需要进行修改，所述连接拓扑包括桥的数量和安排、(多个)处理器3302的数量和(多个)并行处理器3312的数量。例如，在一些实施例中，系统存储器3304直接而不是通过桥连接至(多个)处理器3302，而其他设备经由存储器中枢3305和(多个)处理器3302与系统存储器3304进行通信。在其他替代性拓扑中，(多个)并行处理器3312连接至i/o中枢3307或直接连接至一个或多个处理器3302中的一个，而不是连接至存储器中枢3305。在其他实施例中，i/o中枢3307和存储器中枢3305可以集成到单个芯片中。一些实施例可以包括经由多个插座附接的(多个)处理器3302的两个或更多个组，这两个或更多个组可以与(多个)并行处理器3312的两个或更多个实例耦合。本文示出的一些特定部件是可选的并且可能不被包括在计算系统3300的所有实现中。例如，可以支持任意数量的插入式卡或外围装置，或者可以省去一些部件。此外，一些架构可以使用不同的术语来描述与图33所示类似的部件。例如，在一些架构中，存储器中枢3305可以被称为北桥，而i/o中枢3307可以被称为南桥。图34a展示了根据实施例的并行处理器3400。并行处理器3400的各种部件可以使用诸如可编程处理器、专用集成电路(asic)或现场可编程门阵列(fpga)的一个或多个集成电路设备来实现。根据实施例，所展示的并行处理器3400是图33所示的一个或多个并行处理器3312的变体。在一个实施例中，并行处理器3400包括并行处理单元3402。所述并行处理单元包括i/o单元3404，所述i/o单元实现与其他设备包括并行处理单元3402的其他实例的通信。i/o单元3404可以直接连接至其他设备。在一个实施例中，i/o单元3404经由诸如存储器中枢3305的中枢或开关接口的使用来与其他设备连接。存储器中枢3305与i/o单元3404之间的连接形成通信链路3313。在并行处理单元3402内，i/o单元3404与主机接口3406和存储器交叉开关3416连接，其中主机接口3406接收涉及执行处理操作的命令，并且存储器交叉开关3416接收涉及执行存储器操作的命令。当主机接口3406经由i/o单元3404接收命令缓冲器时，主机接口3406可以将用于执行那些命令的工作操作引导至前端3408。在一个实施例中，前端3408与调度器3410耦合，所述调度器被配置成将命令或其它工作项目分配给处理集群阵列3412。在一个实施例中，调度器3410确保在将任务分配给处理集群阵列3412中的处理集群之前，处理集群阵列3412正在被正确地配置并且处于有效状态。在一个实施例中，经由在微控制器上执行的固件逻辑来实现调度器3410。微控制器实现的调度器3410可配置成在粗粒度和细粒度下执行复杂的调度和工作分配操作，从而能够实现对在处理阵列3412上执行的线程的快速抢占和上下文切换。在一个实施例中，主机软件可以经由多个图形处理门铃机制中的一者来证实用于在处理阵列3412上调度的工作负荷。这些工作负荷随后可以由调度器微控制器内的调度器3412逻辑遍及处理阵列3410地自动地分发。处理集群阵列3412可以包括多达“n”个处理集群(例如，集群3414a，集群3414b，一直到集群3414n)。处理集群阵列3412的每个集群3414a至3414n均可执行大量并发线程。调度器3410可以使用各种调度和/或工作分发算法来向处理集群阵列3412的集群3414a至3414n分配工作，这些算法可以依据每种类型的程序或计算引起的工作负荷而变化。调度可以由调度器3410动态地处置，或者可以在编译被配置成由处理集群阵列3412执行的程序逻辑的过程中由编译器逻辑部分地协助。在一个实施例中，处理集群阵列3412的不同集群3414a至3414n可以被分配用于处理不同类型的程序或用于执行不同类型的计算。处理集群阵列3412可以被配置成执行各种类型的并行处理操作。在一个实施例中，处理集群阵列3412被配置成执行通用并行计算操作。例如，处理集群阵列3412可以包括用于执行处理任务包括视频和/或音频数据的过滤，执行建模操作包括物理操作，以及执行数据变换的逻辑。在一个实施例中，处理集群阵列3412被配置成执行并行图形处理操作。在其中并行处理器3400被配置成执行图形处理操作的实施例中，处理集群阵列3412可以包括用于支持此类图形处理操作的执行的附加逻辑，包括但不限于用于执行纹理操作的纹理采样逻辑以及曲面细分逻辑和其他顶点处理逻辑。另外，处理集群阵列3412可以被配置成执行与图形处理相关的着色器程序，诸如但不限于顶点着色器、曲面细分着色器、几何着色器和像素着色器。并行处理单元3402可以经由i/o单元3404从系统存储器传递数据以进行处理。在处理期间，可以在处理期间将经传递的数据存储到片上存储器(例如，并行处理器存储器3422)，然后写回到系统存储器。在一个实施例中，当并行处理单元3402用于执行图形处理时，调度器3410可以被配置成将处理工作负荷分成大致相等大小的任务，以更好地使得图形处理操作能够分发到处理集群阵列3412的多个集群3414a至3414n。在一些实施例中，处理集群阵列3412的各部分可以被配置成执行不同类型的处理。例如，第一部分可以被配置成执行顶点着色和拓扑生成，第二部分可以被配置成执行曲面细分和几何着色，第三部分可以被配置成执行像素着色或其他屏幕空间操作，以产生渲染的图像进行显示。由集群3414a至3414n中的一个或多个产生的中间数据可以存储在缓冲器中以允许中间数据在集群3414a至3414n之间传输以用于进一步处理。在操作期间，处理集群阵列3412可以接收将经由调度器3410执行的处理任务，所述调度器从前端3408接收定义处理任务的命令。对于图形处理操作，处理任务可以包括要处理的数据例如表面(补片(patch))数据、图元数据、顶点数据和/或像素数据以及定义如何处理数据的状态参数和命令(例如，要执行哪个程序)的索引。调度器3410可以被配置成获取对应于任务的索引或者可以从前端3408接收索引。前端3408可以被配置成确保处理集群阵列3412在由传入命令缓冲器(例如，批处理缓冲器、入栈缓冲器等)指定的工作负荷被发起之前被配置成有效状态。并行处理单元3402的一个或多个实例中的每一个均可与并行处理器存储器3422耦合。并行处理器存储器3422可以经由存储器交叉开关3416来访问，所述存储器交叉开关可以从处理集群阵列3412以及i/o单元3404接收存储器请求。存储器交叉开关3416可以经由存储器接口3418访问并行处理器存储器3422。存储器接口3418可以包括多个分区单元(例如，分区单元3420a，分区单元3420b，一直到分区单元3420n)，这些分区单元可以各自耦合至并行处理器存储器3422的一部分(例如，存储器单元)。在一个实现中，分区单元3420a至3420n的数量被配置成等于存储器单元的数量，使得第一分区单元3420a具有对应的第一存储器单元3424a，第二分区单元3420b具有对应的存储器单元3424b，以及第n分区单元3420n具有对应的第n存储器单元3424n。在其他实施例中，分区单元3420a至3420n的数量可能不等于存储器设备的数量。在各种实施例中，存储器单元3424a至3424n可以包括各种类型的存储器设备，包括动态随机存取存储器(dram)或图形随机存取存储器，诸如同步图形随机存取存储器(sgram)，包括图形双倍数据速率(gddr)存储器。在一个实施例中，存储器单元3424a至3424n还可以包括3d堆叠式存储器，包括但不限于高带宽存储器(hbm)。本领域技术人员将会理解，存储器单元3424a至3424n的具体实现可以变化，并且可以由各种常规设计之一进行选择。诸如帧缓冲器或纹理映射的渲染目标可存储在存储器单元3424a至3424n上，从而允许分区单元3420a至3420n并行地写入每个渲染目标的各部分，以高效使用并行处理器存储器3422的可用带宽。在一些实施例中，为了支持利用系统存储器连同本地高速缓存存储器的统一存储器设计，可以将并行处理器存储器3422的本地实例排除在外。在一个实施例中，处理集群阵列3412的集群3414a至3414n中的任一个可以处理将写入并行处理器存储器3422内的存储器单元3424a至3424n中的任一个的数据。存储器交叉开关3416可以被配置成将每个集群3414a至3414n的输出传递到任何分区单元3420a至3420n或另一个集群3414a至3414n，这可以对所述输出执行附加处理操作。每个集群3414a至3414n均可通过存储器交叉开关3416与存储器接口3418进行通信以针对各种外部存储器设备进行读取或写入操作。在一个实施例中，存储器交叉开关3416可连接至存储器接口3418以与i/o单元3404通信，并且可连接至并行处理器存储器3422的本地实例，从而使得不同处理集群3414a至3414n内的处理单元能够与系统存储器或对于并行处理单元3402并非本地的其他存储器进行通信。在一个实施例中，存储器交叉开关3416可以使用虚拟信道来分离集群3414a至3414n与分区单元3420a至3420n之间的业务流。虽然并行处理单元3402的单个实例展示为在并行处理器3400内，但并行处理单元3402的任意数量的实例也可以被包括在内。例如，可以在单个插入式卡上提供并行处理单元3402的多个实例，或者可以使多个插入式卡互连。即使不同实例具有不同的处理核数量、不同的本地并行处理器存储量和/或其他配置差异，并行处理单元3402的不同实例也可以被配置成交互操作。例如，在一个实施例中，并行处理单元3402的一些实例可以包括相对于其他实例的较高精度的浮点单元。并入有并行处理单元3402或并行处理器3400的一个或多个实例的系统可以以各种配置和形状因数来实现，包括但不限于台式计算机、膝上型计算机或手持式个人计算机、服务器、工作站、游戏控制台和/或嵌入式系统。图34b是根据实施例的分区系统3420的框图。在一个实施例中，分区系统3420是图34a的分区单元3420a至3420n中的一个的实例。如图所示，分区单元3420包括l2高速缓存3421、帧缓冲器接口3425和rop3426(光栅操作单元)。l2高速缓存3421是被配置成执行从存储器交叉开关3416和rop3426所接收的加载和存储操作的读取/写入高速缓存。由l2高速缓存3421向帧缓冲器接口3425输出读未命中和紧急回写请求以进行处理。也可以经由帧缓冲器接口3425向帧缓冲器发送更新以用于处理。在一个实施例中，帧缓冲器接口3425与并行处理器存储器中的存储器单元中的一个诸如图34的存储器单元3424a至3424n(例如，在并行处理器存储器3422内)交互。在图形应用中，rop3426是执行光栅操作(诸如，模板印制(stencil)、z测试、混合等等)的处理单元。rop3426随后输出经处理的图形数据，所述经处理的图形数据被存储在图形存储器中。在一些实施例中，rop3426包括压缩逻辑，所述压缩逻辑用于压缩被写入至存储器的深度或颜色数据，并解压缩从存储器读取的深度或颜色数据。压缩逻辑可以是利用多种压缩算法中的一种或多种的无损压缩逻辑。由rop3426执行的压缩的类型可以基于待压缩的数据的统计特性而变化。例如，在一个实施例中，逐图块地对深度和颜色数据执行δ色彩压缩。在一些实施例中，rop3426被包括在每个处理集群(例如，图34的集群3414a至3414n)内而不是分区单元3420内。在这个实施例中，通过存储器交叉开关3416而不是像素片段数据来传输对像素数据的读取和写入请求。经处理图形数据可以显示在显示设备诸如图33的一个或多个显示设备3310中的一个上，由(多个)处理器3302路由以用于进一步处理，或者由图34a的并行处理器3400内的处理实体中的一个路由以用于进一步处理。图34c是根据实施例的并行处理单元内的处理集群3414的框图。在一个实施例中，处理集群是图34的处理集群3414a至3414n中的一个的实例。处理集群3414可以被配置成并行地执行多个线程，其中术语“线程”是指在特定输入数据集上执行的特定程序的实例。在一些实施例中，使用单指令多数据(simd)指令发布技术来支持大量线程的并行执行，而无需提供多个独立的指令单元。在其他实施例中，使用单指令多线程(simt)技术来使用被配置成向处理集群的每一个内的一组处理引擎发出指令的公共指令单元来支持大量大致同步线程的并行执行。与所有处理引擎通常执行相同指令的simd执行机制不同，simt执行允许不同线程更容易地遵循穿过给定线程程序的发散执行路径。本领域技术人员将会理解，simd处理机制表示simt处理机制的功能子集。处理集群3414的操作可以经由向simt并行处理器分发处理任务的流水线管理器3432来控制。流水线管理器3432从图34的调度器3410接收指令并且经由图形多处理器3434和/或纹理单元3436来管理那些指令的执行。所展示的图形多处理器3434是simt并行处理器的示例性实例。然而，不同架构的各种类型的simt并行处理器可以被包括在处理集群3414内。图形多处理器3434的一个或多个实例可以被包括在处理集群3414内。图形多处理器3434可以处理数据，并且数据交叉开关3440可以用于将经处理数据分配到包括其他着色单元的多个可能目的地中的一个。流水线管理器3432可以通过为将经由数据交叉开关3440分发的数据指定目的地来促进经处理数据的分发。处理集群3414内的每个图形多处理器3434均可包括相同的功能执行逻辑组(例如，算术逻辑单元、加载存储单元等)。功能执行逻辑可以通过流水线方式进行配置，其中可以在完成先前的指令之前发出新的指令。功能执行逻辑支持各种运算，包括整数和浮点算数、比较运算、布尔运算、位移位和各种代数函数的计算。在一个实施例中，可以利用相同的功能单元硬件来执行不同的操作，并且可以存在功能单元的任意组合。传输到处理集群3414的指令构成线程。在一组并行处理引擎上执行的一组线程是线程组。线程组在不同的输入数据上执行相同的程序。线程组内的每个线程均可被分配到图形多处理器3434内的不同处理引擎。线程组可以包括比图形多处理器3434内的处理引擎的数量更少的线程。当线程组包括比处理引擎的数量更少的线程时，处理引擎中的一个或多个处理引擎可能在处理所述线程组的周期期间空闲。线程组还可以包括比图形多处理器3434内的处理引擎的数量更多的线程。当线程组包括比图形多处理器3434内的处理引擎的数量更多的线程时，可以在连续的时钟周期上执行处理。在一个实施例中，可以在图形多处理器3434上同时执行多个线程组。在一个实施例中，图形多处理器3434包括用于执行加载和存储操作的内部高速缓存存储器。在一个实施例中，图形多处理器3434可以放弃内部高速缓存而是在处理集群3414内使用高速缓存存储器(例如，l1高速缓存3408)。每个图形多处理器3434还可以访问在所有处理集群3414之间共享的分区单元(例如，图34的分区单元3420a至3420n)内的l2高速缓存，并且可以用于在线程之间传递数据。图形多处理器3434还可以访问片外全局存储器，所述片外全局存储器可以包括本地并行处理器存储器和/或系统存储器中的一个或多个。并行处理单元3402外部的任何存储器可以用作全局存储器。其中处理集群3414包括图形多处理器3434的多个实例的实施例可以共享可以在l1高速缓存3408中存储的公共指令和数据。每个处理集群3414均可包括被配置成将虚拟地址映射到物理地址的mmu3445(存储器管理单元)。在其他实施例中，mmu3445中的一个或多个实例可以驻留在图34的存储器接口3418内。mmu3445包括用于将虚拟地址映射到图块(tile)的物理地址和可选地高速缓存行索引的一组页表条目(pte)。mmu3445可以包括可以驻留在图形多处理器3434或l1高速缓存或处理集群3414内的地址转换后备缓冲器(tlb)或高速缓存。对物理地址进行处理以分发表面数据访问局部性以实现分区单元之间的高效请求交错。可以使用高速缓存行索引来确定对高速缓存行的请求是命中还是未命中。在图形和计算应用中，处理集群3414可以被配置成使得每个图形多处理器3434均耦合至纹理单元3436以执行纹理映射操作，例如确定纹理样本位置、读取纹理数据和过滤纹理数据。纹理数据是从内部纹理l1高速缓存(未示出)或者在一些实施例中从图形多处理器3434内的l1高速缓存读取，并且是根据需要从l2高速缓存、本地并行处理器存储器或系统存储器获取。每个图形多处理器3434向数据交叉开关3440输出经处理任务以向另一个处理集群3414提供经处理任务以用于进一步处理或经由存储器交叉开关3416在l2高速缓存、本地并行处理器存储器或系统存储器中存储经处理任务。prerop3442(预先光栅操作单元)被配置成从图形多处理器3434接收数据，将数据引导到rop单元，这些rop单元可以如本文所述的那样用分区单元(例如，图34的分区单元3420a至3420n)定位。prerop3442单元可以对颜色混合进行优化、组织像素颜色数据并执行地址转换。应当理解，本文所述的核架构是例示性的并且变型和修改是可能的。例如图形多处理器3434、纹理单元3436、prerop3442等任意数量的处理单元可以被包括在处理集群3414内。此外，虽然仅示出一个处理集群3414，但如本文所述的并行处理单元可以包括处理集群3414的任意数量的实例。在一个实施例中，每个处理集群3414均可被配置成使用单独的和不同的处理单元、l1高速缓存等来独立于其他处理集群3414而操作。图34d示出了根据一个实施例的图形多处理器3434。在这样的实施例中，图形多处理器3434与处理集群3414的流水线管理器3432耦合。图形多处理器3434具有执行流水线，所述执行流水线包括但不限于指令高速缓存3452、指令单元3454、地址映射单元3456、寄存器堆3458、一个或多个通用图形处理单元(gpgpu)核3462和一个或多个加载/存储单元3466。gpgpu核3462和加载/存储单元3466经由存储器和高速缓存互连3468与高速缓存存储器3472和共享存储器3470耦合。在一个实施例中，指令高速缓存3452从流水线管理器3432接收要执行的指令流。将这些指令高速缓存在指令高速缓存3452中并分派用于由指令单元3454执行。指令单元3454可以将指令作为线程组(例如，经线)进行分派，线程组的每个线程均被分配到gpgpu核3462内的不同执行单元。指令可以通过在统一地址空间内指定地址来访问本地、共享或全局地址空间中的任一个。地址映射单元3456可以用于将统一地址空间中的地址转换成可由加载/存储单元3466访问的不同存储器地址。寄存器堆3458为图形多处理器3424的功能单元提供一组寄存器。寄存器堆3458为连接至图形多处理器3424的功能单元(例如，gpgpu核3462、加载/存储单元3466)的数据路径的操作数提供临时存储。在一个实施例中，寄存器堆3458在功能单元中的每一个之间进行划分，使得每个功能单元均被分配寄存器文件3458的专用部分。在一个实施例中，寄存器堆3458在正由图形多处理器3424执行的不同经线之间进行划分。gpgpu核3462可以各自包括用于执行图形多处理器3424的指令的浮点单元(fpu)和/或整数算数逻辑单元(alu)。根据实施例，gpgpu核3462的架构可以类似，也可以不同。例如，在一个实施例中，gpgpu核3462的第一部分包括单精度fpu和整数alu，而gpgpu核的第二部分包括双精度fpu。在一个实施例中，fpu可以实现ieee754-2008浮点算数标准或启用可变精度浮点算数。另外，图形多处理器3424还可以包括用于执行诸如复制矩形或像素混合操作的特定功能的一个或多个固定功能或特殊功能单元。在一个实施例中，gpgpu核中的一个或多个还可以包含固定或特殊功能逻辑。在一个实施例中，gpgpu核3462包括能够对多组数据执行单指令的simd逻辑。在一个实施例中，gpgpu核3462可以物理地执行simd4、simd8和simd16指令，并且逻辑地执行simd1、simd2和simd32指令。针对gpgpu核的simd指令可以由着色器编译器在编译时间生成，或在执行针对单程序多数据(spmd)或simt架构而写并且被编译的程序时自动地生成。可以经由单个simd指令来执行被配置成用于simt执行模型的程序的多个线程。例如且在一个实施例中，可以经由单个simd8逻辑单元来并行执行八个simt线程，这八个simt线程执行相同或类似的操作。存储器和高速缓存互连3468是互连网络，所述互连网络将图形多处理器3424的功能单元中的每一个连接至寄存器堆3458和共享存储器3470。在一个实施例中，存储器和高速缓存互连3468是允许加载/存储单元3466在共享存储器3470与寄存器堆3458之间实现加载和存储操作的交叉开关互连。寄存器堆3458可以以与gpgpu核3462相同的频率操作，因此gpgpu核3462与寄存器堆3458之间的数据传递具有非常低的等待时间。共享存储器3470可以用于实现在图形多处理器3434内的功能单元上执行的线程之间的通信。例如，高速缓存存储器3472可以用作数据高速缓存，以高速缓存在功能单元与纹理单元3436之间通信的纹理数据。共享存储器3470也可以用作经高速缓存的受管理的程序。除了在高速缓存存储器3472内存储的经自动高速缓存的数据之外，在gpgpu核3462上执行的线程还可以在共享存储器内以编程方式存储数据。图35a至图35b示出了根据实施例的附加图形多处理器。所展示的图形多处理器3525、3550是图34c的图形多处理器3434的变体。所展示的图形多处理器3525、3550可以被配置成能够同时执行大量执行线程的流式多处理器(sm)。图35a展示了根据附加实施例的图形多处理器3525。图形多处理器3525包括相对于图34d的图形多处理器3434的执行资源单元的多个附加实例。例如，图形多处理器3525可以包括指令单元3532a至3532b、寄存器堆3534a至3534b和(多个)纹理单元3544a至3544b的多个实例。图形多处理器3525还包括多组图形或计算执行单元(例如，gpgpu核3536a至3536b、gpgpu核3537a至3537b、gpgpu核3538a至3538b)和多组加载/存储单元3540a至3540b。在一个实施例中，执行资源单元具有公共指令高速缓存3530、纹理和/或数据高速缓存存储器3542和共享存储器3546。各种部件可以经由互连结构(interconnectfabric)3527进行通信。在一个实施例中，互连结构3527包括一个或多个交叉开关以实现在图形多处理器3525的各部件之间的通信。在一个实施例中，互连结构3527是单独的、高速网络结构层，图形多处理器3525的每个部件堆叠在该网络结构层上。图形多处理器3525的部件经由互连结构3527与远程部件通信。例如，gpgpu核3536a-3536b、3537a-3537b以及35378a-3538b可以各自经由互连结构3527与共享存储器3546通信。互连结构3527可以仲裁图形多处理器3525内的通信，以确保部件之间公平的带宽分配。图35b展示了根据附加实施例的图形多处理器3550。如图34d和图35a所示，图形处理器包括多组执行资源3556a至3556d，其中每组执行资源均包括多个指令单元、寄存器堆、gpgpu核和加载存储单元。执行资源3556a至3556d可以与(多个)纹理单元3560a至3560d一起工作以进行纹理操作，同时共享指令高速缓存3554和共享存储器3562。在一个实施例中，执行资源3556a至3556d可以共享指令高速缓存3554和共享存储器3562以及纹理和/或数据高速缓存存储器3558a至3558b的多个实例。各种部件可以经由与图35a的互连结构3527类似的互连结构3552进行通信。本领域的技术人员将理解，图33、图34a至图34d和图35a至图35b中所述的架构是描述性的，而不限制本发明的实施例的范围。因此，本文所述的技术可以在任何适当配置的处理单元上实现，包括但不限于：一个或多个移动应用处理器；一个或多个台式计算机或服务器中央处理单元(cpu)，包括多核cpu；一个或多个并行处理单元诸如图34的并行处理单元3402；以及一个或多个图形处理器或专用处理单元，而不脱离本文所述的实施例的范围。在一些实施例中，如本文所述的并行处理器或gpgpu通信地耦合至主机/处理器核以加快图形操作、机器学习操作、模式分析操作和各种通用gpu(gpgpu)功能。gpu可以通过总线或其他互连(例如，诸如pcie或nvlink的高速互连)通信地耦合至主机处理器/核。在其他实施例中，gpu可以与核一样集成在相同的封装或芯片上并且通过内部处理器总线/互连(即，在封装或芯片内部)通信地耦合至所述核。不管gpu连接的方式如何，处理器核都可以以工作描述符中包含的命令/指令序列的形式向gpu分配工作。然后，gpu使用专用电路/逻辑来高效地处理这些命令/指令。用于gpu到主机处理器互连的技术图36a展示了其中多个gpu3610至3613通过高速链路3640至3643(例如，总线、点对点互连等)通信地耦合至多个多核处理器3605至3606的示例性架构。在一个实施例中，高速链路3640至3643支持4gb/s、30gb/s、80gb/s或更高的通信吞吐量，这取决于实现。可以使用各种互连协议，包括但不限于pcie4.0或5.0和nvlink2.0。然而，本发明的基本原理不限于任何特定的通信协议或吞吐量。此外，在一个实施例中，gpu3610至3613中的两个或更多个通过高速链路3644至3645互连，这可以使用与用于高速链路3640至3643的协议/链路相同或不同的协议/链路来实现。类似地，多核处理器3605至3606中的两个或更多个可以通过高速链路3633连接，所述高速链路可以是以20gb/s、30gb/s、120gb/s或更高的速度运行的对称多处理器(smp)总线。可替代地，图36a中所示的各种系统部件之间的所有通信均可使用相同的协议/链路(例如，通过公共互连结构)来完成。然而，如所提及的，本发明的基本原理不限于任何特定类型的互连技术。在一个实施例中，每个多核处理器3605至3606分别经由存储器互连3630至3631通信地耦合至处理器存储器3601至3602，并且每个gpu3610至3613分别通过gpu存储器互连3650至3653通信地耦合至gpu存储器3620至3623。存储器互连3630至3631和3650至3653可以利用相同或不同的存储器访问技术。以示例而不是限制的方式，处理器存储器3601至3602和gpu存储器3620至3623可以是诸如动态随机存取存储器(dram)(包括堆叠式dram)、图形ddrsdram(gddr)(例如，gddr5、gddr6)或高带宽存储器(hbm)的易失性存储器，和/或可以是诸如3dxpoint或nano-ram的非易失性存储器。在一个实施例中，存储器的某个部分可以是易失性存储器，而另一个部分可以是非易失性存储器(例如，使用两级存储器(2lm)层级结构)。如下所述，尽管各种处理器3605至3606和gpu3610至3613均可分别物理地耦合至特定存储器3601至3602、3620至3623，但可以实现统一存储器架构，其中相同的虚拟系统地址空间(也称为“有效地址”空间)分发在所有各种物理存储器中。例如，处理器存储器3601至3602可以各自包括64gb的系统存储器地址空间，并且gpu存储器3620至3623可以各自包括32gb的系统存储器地址空间(导致在所述示例中产生总共256gb的可寻址存储空间)。图36b展示了根据一个实施例的多核处理器3607与图形加速模块3646之间的互连的附加细节。图形加速模块3646可以包括集成在经由高速链路3640耦合至处理器3607的线卡上的一个或多个gpu芯片。可替代地，图形加速模块3646可以与处理器3607一样集成在相同的封装或芯片上。36所展示的处理器3607包括多个核3660a至3660d，这些核各自具有转换后备缓冲器3661a至3661d和一个或多个高速缓存3662a至3662d。这些核可以包括用于执行指令和处理未展示的数据以避免模糊本发明的基本原理的各种其他部件(例如，指令获取单元、分支预测单元、解码器、执行单元、重排序缓冲器等)。高速缓存3662a至3662d可以包括1级(l1)和2级(l2)高速缓存。此外，一个或多个共享高速缓存3626可以被包括在高速缓存层级结构中并由各组核3660a至3660d共享。例如，处理器3607的一个实施例包括24个核，这些核各自具有它自己的l1高速缓存、12个共享l2高速缓存和12个共享l3高速缓存。在这个实施例中，l2高速缓存和l3高速缓存中的一个由两个相邻核共享。处理器3607和图形加速器集成模块3646与系统存储器3641连接，所述系统存储器可以包括处理器存储器3601至3602。通过一致性总线3664经由核间通信来为各种高速缓存3662a至3662d、3656和系统存储器3641中存储的数据和指令保持一致性。例如，每个高速缓存均可具有与其关联的高速缓存一致性逻辑/电路，以响应于所检测的对特定高速缓存行的读取或写入而通过一致性总线3664进行通信。在一个实现中，通过一致性总线3664实现高速缓存窥探协议以窥探高速缓存访问。本领域技术人员可以很好理解高速缓存窥探/一致性技术，以避免模糊本发明的基本原理，这里不再详细描述。在一个实施例中，代理电路3625将图形加速模块3646通信地耦合至一致性总线3664，从而允许图形加速模块3646作为核的对等体参与缓存一致性协议。具体地讲，接口3635通过高速链路3640(例如，pcie总线、nvlink等)向代理电路3625提供连接性，并且接口3637将图形加速模块3646连接至链路3640。在一个实现中，加速器集成电路3636代表图形加速模块3646的多个图形处理引擎3631、3632、n提供高速缓存管理、存储器访问、上下文管理和中断管理服务。图形处理引擎3631、3632、n可以各自包括单独的图形处理单元(gpu)。可替代地，图形处理引擎3631、3632、n可以在gpu内包括不同类型的图形处理引擎诸如图形执行单元、媒体处理引擎(例如，视频编码器/解码器)、采样器和块图像传输引擎。换句话讲，图形加速模块可以是具有多个图形处理引擎3631、3632、n的gpu，或图形处理引擎3631至3632、n可以是集成在公共包、线卡或芯片上的单独gpu。在一个实施例中，加速器集成电路3636包括存储器管理单元(mmu)3639，所述存储器管理单元用于执行诸如虚拟到物理存储器转换(也称为有效到实际存储器转换)的各种存储器管理功能和用于访问系统存储器3641的存储器访问协议。mmu3639还可以包括用于高速缓存虚拟/有效到物理/实际地址转换的转换后备缓冲器(tlb)(未示出)。在一个实现中，高速缓存3638存储用于由图形处理引擎3631至3632、n高效访问的命令和数据。在一个实施例中，使高速缓存3638和图形存储器3633至3634、n中存储的数据与核高速缓存3662a至3662d、3656和系统存储器3611保持一致。如所提及的，这可以经由代理电路3625来完成，所述代理电路代表高速缓存3638和存储器3633至3634、n参与高速缓存一致性机制(例如，向高速缓存3638发送与处理器高速缓存3662a至3662d、3656上的高速缓存行的修改/访问相关的更新并从高速缓存3638接收更新)。一组寄存器3645存储由图形处理引擎3631至3632、n执行的线程的上下文数据，并且上下文管理电路3648管理线程上下文。例如，上下文管理电路3648可以执行保存和恢复操作以在上下文切换期间保存和恢复各种线程的上下文(例如，其中第一线程被保存并且第二线程被存储，使得第二线程可以由图形处理引擎执行)。例如，在上下文切换时，上下文管理电路3648可以将当前寄存器值存储到存储器中的指定区域(例如，由上下文指针标识)。所述上下文管理电路可以在返回上下文时恢复寄存器值。在一个实施例中，中断管理电路3647接收并处理从系统设备所接收的中断。在一个实现中，由mmu3639将来自图形处理引擎3631的虚拟/有效地址转换为系统存储器3611中的实际/物理地址。加速器集成电路3636的一个实施例支持多个(例如，4个、8个、16个)图形加速器模块3646和/或其他加速器设备。图形加速器模块3646可以专用于在处理器3607上执行的单个应用，或者可以在多个应用之间共享。在一个实施例中，呈现虚拟图形执行环境，其中图形处理引擎3631至3632、n的资源与多个应用或虚拟机(vm)共享。资源可以被细分为基于与vm和/或应用相关联的处理要求和优先级而分配给不同的vm和/或应用的“分片”。因此，加速器集成电路充当图形加速模块3646的系统的桥，并提供地址转换和系统存储器高速缓存服务。此外，加速器集成电路3636可以为主机处理器提供虚拟化设施以管理图形处理引擎、中断和存储器管理的虚拟化。由于图形处理引擎3631至3632、n的硬件资源显式地地映射到由主机处理器3607看到的实际地址空间，因此任何主处理器都可以使用有效地址值来为这些资源直接寻址。在一个实施例中，加速器集成电路3636的一个功能是图形处理引擎3631至3632、n的物理分离，使得它们作为独立单元出现在系统上。如所提及的，在所展示的实施例中，一个或多个图形存储器3633至3634、m分别耦合至图形处理引擎3631至3632、n中的每一个。图形存储器3633至3634、m存储正由图形处理引擎3631至3632、n中的每一个处理的指令和数据。图形存储器3633至3634，m可以是诸如dram(包括堆叠式dram)、gddr存储器(例如，gddr5、gddr6)或hbm的易失性存储器，和/或可以是诸如3dxpoint或nano-ram的非易失性存储器。在一个实施例中，为了减少链路3640上的数据流量，使用偏置技术来确保图形存储器3633至3634、m中存储的数据是图形处理引擎3631至3632、n最频繁使用，并且核3660a至3660d优选不使用(至少不频繁使用)的数据。类似地，偏置机制试图使核(并且优选地不是图形处理引擎3631至3632、n)所需的数据保持在核和系统存储器3611的高速缓存3662a至3662d、3656内。图36c展示了其中加速器集成电路3636集成在处理器3607内的另一个实施例。在这个实施例中，图形处理引擎3631至3632、n经由接口3637和接口3635来直接通过高速链路3640与加速器集成电路3636进行通信(这也可以利用任何形式的总线或接口协议)。加速器集成电路3636可以执行与关于图36b所描述的操作相同的操作，但考虑到其与一致性总线3662和高速缓存3662a至3662d、3626紧密接近，可能以较高的吞吐量进行操作。一个实施例支持不同的编程模型，包括专用进程编程模型(不具有图形加速模块虚拟化)和共享编程模型(具有虚拟化)。共享编程模型可以包括由加速器集成电路3636控制的编程模型和由图形加速模块3646控制的编程模型。在专用进程模型的一个实施例中，图形处理引擎3631至3632、n在单个操作系统下专用于单个应用或进程。单个应用可以将其他应用请求集中到图形引擎3631至3632、n，从而在vm/分区内提供虚拟化。在专用进程编程模型中，图形处理引擎3631至3632、n可以由多个vm/应用分区共享。共享模型需要系统管理程序，所述系统管理程序用于将图形处理引擎3631至3632、n虚拟化，以允许由每个操作系统进行访问。对于没有管理程序的单分区系统，图形处理引擎3631至3632、n由操作系统拥有。在这两种情况下，操作系统都可以将图形处理引擎3631至3632、n虚拟化以提供对每个进程或应用的访问。对于共享编程模型，图形加速模块3646或单独图形处理引擎3631至3632、n使用进程句柄来选择进程要素。在一个实施例中，进程要素被存储在系统存储器3611中并且可使用本文所述的有效地址到实际地址转换技术来寻址。所述进程句柄可以是在向图形处理引擎3631至3632、n注册它的上下文(即，调用系统软件以向进程要素链表添加进程要素)时向主机进程提供特定于实现的值。所述进程句柄的低16位可以是进程要素链表内的进程要素的偏移量。图36d展示了示例性加速器集成分片3690。如本文所用，“分片”包括加速器集成电路3636的处理资源的指定部分。系统存储器3611内的应用有效地址空间3682存储进程要素3683。在一个实施例中，进程要素3683响应于来自在处理器3607上执行的应用3680的gpu调用3681而被存储。进程要素3683包含相应应用3680的处理状态。进程要素3683中包含的工作描述符(wd)3684可以是应用所请求的单个作业，或者可以包含指向作业队列的指针。在后一种情况下，wd3684是指向应用地址空间3682中的作业请求队列的指针。图形加速模块3646和/或单独图形处理引擎3631至3632、n可以由系统中的全部或部分进程共享。本发明的实施例包括用于建立处理状态并向图形加速模块3646发送wd3684以在虚拟环境中开始作业的基础结构。在一个实现中，专用进程编程模型是特定于具体实施的。在这个模型中，单个进程拥有图形加速模块3646或单独的图形处理引擎3631。由于图形加速模块3646由单个进程拥有，因此管理程序初始化加速器集成电路3636以获得所属分区，并且操作系统在图形加速模块3646被分配时初始化加速器集成电路3636以获取所属进程。在操作中，加速器集成分片3690中的wd获取单元3691获取下一个wd3684，所述wd包括将由图形加速模块3646的图形处理引擎之一进行的工作的指示。如图所示，来自wd3684的数据可以被存储在寄存器3645中并由mmu3639、中断管理电路3647和/或上下文管理电路3646使用。例如，mmu3639的一个实施例包括用于访问os虚拟地址空间3685内的段/页表3686的段/页步行(walk)电路。中断管理电路3647可以处理从图形加速模块3646所接收的中断事件3692。当执行图形操作时，由图形处理引擎3631至3632、n生成的有效地址3693由mmu3639转换为实际地址。在一个实施例中，针对每个图形处理引擎3631至3632、n和/或图形加速模块3646复制同一组寄存器3645，并且可以由管理程序或操作系统初始化这一组寄存器。这些复制的寄存器中的每一个均可被包括在加速器集成分片3690中。表1中示出了可以由管理程序初始化的示例性寄存器。表1-管理程序初始化寄存器1分片控制寄存器2实际地址(ra)调度进程区域指针3授权掩码覆盖(override)寄存器4中断向量表条目偏移5中断向量表条目极限6状态寄存器7逻辑分区id8实际地址(ra)管理程序加速器利用记录指针9存储描述寄存器表2中示出了可以由操作系统初始化的示例性寄存器。表2-操作系统初始化寄存器1进程和线程标识2有效地址(ea)上下文保存/恢复指针3虚拟地址(ra)加速器利用记录指针4虚拟地址(ra)存储段表指针5授权掩码6工作描述符在一个实施例中，每个wd3684均特定于特定图形加速模块3646和/或图形处理引擎3631至3632、n。所述wd包含图形处理引擎3631至3632、n完成其工作所需的所有信息，或者所述wd可以是指向应用已经建立了要完成的工作命令队列的存储器位置的指针。图36e展示了共享模型的一个实施例的附加细节。所述实施例包括其中存储了进程要素列表3699的管理程序实际地址空间3698。管理程序实际地址空间3698可经由管理程序3696来访问，所述管理程序将操作系统3695的图形加速模块引擎虚拟化。共享编程模型允许来自系统中的全部或部分分区的全部或部分进程使用图形加速模块3646。有两种编程模型，其中图形加速模块3646由多个进程和分区共享：时间分片共享和图形直接共享。在这个模型中，系统管理程序3696拥有图形加速模块3646并且使其功能对所有操作系统3695可用。为使图形加速模块3646支持系统管理程序3696的虚拟化，图形加速模块3646可遵守以下要求：1)应用作业请求必须是自主的(即，不需要维持作业之间的状态)，或者图形加速模块3646必须提供上下文保存和恢复机制。2)图形加速模块3646保证在指定时间量内完成应用作业请求，包括任何转换错误，或者图形加速模块3646提供抢占作业处理的能力。3)当以直接共享编程模型操作时，必须保证进程中图形加速模块3646的公平性。在一个实施例中，对于共享模型，需要应用3680来利用图形加速模块3646类型、工作描述符(wd)、授权掩码寄存器(amr)值以及上下文保存/恢复区域指针(csrp)来进行操作系统3695系统调用。图形加速模块3646类型描述了系统调用的目标加速功能。图形加速模块3646类型可以是特定于系统的值。所述wd专门针对图形加速模块3646来格式化，并且可以呈以下形式：图形加速模块3646命令；指向用户定义结构的有效地址指针；指向命令队列的有效地址指针；或用于描述将由图形加速模块3646进行的工作的任何其他数据结构。在一个实施例中，amr值是用于当前进程的amr状态。传递给操作系统的值与设置amr的应用类似。如果加速器集成电路3636和图形加速模块3646的实现不支持用户授权掩码覆盖寄存器(uamor)，则操作系统可以在管理程序调用中传递amr之前向amr值应用当前uamor值。在将amr置于进程要素3683之前，管理程序3696可以可选地应用当前授权掩码覆盖寄存器(amor)值。在一个实施例中，csrp是包含应用地址空间3682中供图形加速模块3646保存和恢复上下文状态的区域的有效地址的寄存器3645中的一个。如果不需要在作业之间保存状态或当作业被抢占时，这个指针是可选的。所述上下文保存/恢复区域可以是插接的系统存储器。在接收到系统调用时，操作系统3695可以验证应用3680已注册并被授权使用图形加速模块3646。操作系统3695然后利用表3中所示的信息来调用管理程序3696。表3-操作系统对管理程序的调用参数1工作描述符(wd)2授权掩码寄存器(amr)值(可能已掩蔽)3有效地址(ea)上下文保存/恢复区域指针(csrp)4进程id(pid)和可选的线程id(tid)5虚拟地址(va)加速器利用记录指针(aurp)6存储段表指针(sstp)的虚拟地址7逻辑中断服务号(lisn)在接收到管理程序调用时，管理程序3696可以验证操作系统3695已注册并被授权使用图形加速模块3646。管理程序3696然后将进程要素3683针对对应图形加速模块3646类型放入进程要素链表中。进程要素可以包含表4中所示的信息。表4-进程要素信息在一个实施例中，管理程序将加速器集成分片3690的多个寄存器3649初始化。如图36f所展示，本发明的一个实施例采用可经由用于访问物理处理器存储器3601至3602和gpu存储器3620至3623的公共虚拟存储器地址空间来寻址的统一存储器。在这个实现中，在gpu3610至3613上执行的操作利用相同的虚拟/有效存储器地址空间来访问处理器存储器3601至3602，反之亦然，由此简化可编程性。在一个实施例中，将虚拟/有效地址空间的第一部分分配给处理器存储器3601，将第二部分分配给第二处理器存储器3602，将第三部分分配给gpu存储器3620，以此类推。整个虚拟/有效存储器空间(有时称为有效地址空间)由此分布在处理器存储器3601至3602和gpu存储器3620至3623中的每一个上，从而允许任何处理器或gpu访问具有映射到所述存储器的虚拟地址的任何物理存储器。在一个实施例中，mmu3639a至3639e中的一个或多个内的偏置/一致性管理电路3694a至3694e确保了主机处理器(例如，3605)与gpu3610至3613的高速缓存之间的高速缓存一致性，并且实现了指示其中应当存储某些类型的数据的物理存储器的偏置技术。尽管在图36f中展示了偏置/一致性管理电路3694a至3694e的多个实例，但偏置/一致性电路也可以在一个或多个主机处理器3605的mmu内和/或在加速器集成电路3636内实现。一个实施例允许将gpu附接的存储器3620至3623映射为系统存储器的一部分，并使用共享虚拟存储器(svm)技术进行访问，但不会遭受与全系统高速缓存一致性相关的典型性能缺陷。gpu附接的存储器3620至3623作为系统存储器来访问的能力不会造成繁重的高速缓存一致性开销，这为gpu卸载提供了有利的操作环境。这种安排允许主机处理器3605软件设置操作数并访问计算结果，而不具有传统i/odma数据拷贝的开销。这些传统拷贝涉及驱动器调用、中断和存储器映射i/o(mmio)访问，这些访问相对于简单内存访问来说都是低效的。同时，在不具有高速缓存一致性开销的情况下访问gpu附接存储器3620至3623的能力对于卸载计算的执行时间可能是关键的。例如，在具有大量流式写入存储器业务的情况下，高速缓存一致性开销可以显著降低由gpu3610至3613看到的有效写入带宽。操作数设置的效率、结果访问的效率以及gpu计算的效率都在确定gpu卸载的有效性方面发挥着重要作用。在一个实现中，gpu偏置与主机处理器偏置之间的选择由偏置跟踪器数据结构驱动。例如，可以使用偏置表，所述偏置表可以是每个gpu附接存储器页包括1或2个位的页粒度结构(即，以存储器页的粒度来控制)。偏置表可以在一个或多个gpu附接存储器3620至3623的被盗存储器范围内实现，在gpu3610至3613中具有或不具有偏置高速缓存(例如，以高速缓存频繁/最近使用的偏置表的条目)。可替代地，整个偏置表均可保持在gpu内。在一个实现中，在实际访问gpu存储器之前访问与对gpu附接存储器3620至3623的每次访问相关联的偏置表条目，从而使得以下操作。首先，将来自gpu3610至3613的在gpu偏置中发现其页的本地请求直接转发到对应的gpu存储器3620至3623。将来自gpu的在主机偏置中发现其页的本地请求转发给处理器3605(例如，如上所述通过高速链路)。在一个实施例中，来自处理器3605的在主机处理器偏置中发现所请求的页的请求完成了像正常存储器读取那样的请求。可替代地，可以将针对gpu偏置页的请求转发给gpu3610至3613。如果gpu当前未使用所述页，则gpu可以将所述页转换为主机处理器偏置。页的偏置状态可以通过基于软件的机制、基于硬件辅助软件的机制，或者对于一组有限的情况，基于仅硬件的机制来改变。一种用于改变偏置状态的机制采用api调用(例如opencl)，所述api调用继而调用gpu设备驱动器，所述驱动器继而向gpu发送消息(或将命令描述符入队)，从而引导所述gpu改变偏置状态，并且对于某些转换，在主机中执行高速缓存转储清除操作。所述高速缓存转储清除操作是从主机处理器3605偏置到gpu偏置的转换所必需的，而对于相反转换则不是必需的。在一个实施例中，通过暂时呈现主机处理器3605不可高速缓存的gpu偏置页来保持缓存一致性。为了访问这些页，处理器3605可以请求来自gpu3610的访问，gpu可以依据实现立即授权访问也可以不授权访问。因此，为了减少处理器3605与gpu3610之间的通信，有利的是确保gpu偏置页是gpu所需但不是主机处理器3605所需的页，反之亦然。图36g示出了根据实施例的多gpu计算系统。多gpu计算系统可以包括经由主机接口开关3604耦合到多个gpu3614a-3614d的处理器3603。在一个实施例中，主机接口开关3604是pciexpress开关设备，其将处理器3603耦合到pciexpress总线，处理器3603可以通过pciexpress总线与该组gpu3614a-3614d进行通信。gpu3614a-3614d可以经由一组高速点对点gpu与gpu链路3616互连。高速gpu到gpu链路可以经由专用gpu链路连接到gpu3614a-3614d中的每一个p2pgpu链路3616使得能够在gpu3614a-3614d中的每一个之间进行直接通信，而不需要通过处理器3603所连接的主机接口总线进行通信。利用指向p2pgpu链路的gpu到gpu话务，主机接口总线保持可用于系统存储器访问或者与多gpu计算系统3600的其他实例通信，例如，经由一个或多个网络设备。虽然在所示实施例中，gpu3614a-3614d经由主机接口开关3604连接到处理器3603，但在一个实施例中，处理器3603包括对p2pgpu链路3616的直接支持，并且可以直接连接到gpu3614a-3614d。图形处理流水线图37展示了根据实施例的图形处理流水线3700。在一个实施例中，图形处理器可以实现所展示的图形处理流水线3700。所述图形处理器可以被包括在如本文所述的并行处理子系统诸如图34的并行处理器3400内，在一个实施例中，所述并行处理器是图33的(多个)并行处理器3312的变体。如本文所述，各种并行处理系统可以经由并行处理单元(例如，图34的并行处理单元3402)的一个或多个实例来实现图形处理流水线3700。例如，着色器单元(例如，图35的图形多处理器3534)可以被配置成执行顶点处理单元3704、曲面细分控制处理单元3708、曲面细分评估处理单元3712、几何处理单元3716和片段/像素处理单元3724中的一个或多个的功能。数据组装器3702，图元组装器3706、3714、3718，曲面细分单元3710，光栅化器3722和光栅操作单元3726的功能还可以由处理集群(例如，图35的处理集群3514)内的其他处理引擎和对应的分区单元(例如，图34的分区单元3420a至3420n)执行。图形处理流水线3700还可以使用一个或多个功能的专用处理单元来实现。在一个实施例中，图形处理流水线3700的一个或多个部分可以由通用处理器(例如，cpu)内的并行处理逻辑执行。在一个实施例中，图形处理流水线3700的一个或多个部分可经由存储器接口3728访问片上存储器(例如，如图34所示的并行处理器存储器3422)，所述存储器接口可以是图34的存储器接口3418的实例。在一个实施例中，数据组装器3702是收集表面和图元的顶点数据的处理单元。数据组装器3702然后向顶点处理单元3704输出包括顶点属性的顶点数据。顶点处理单元3704是可编程执行单元，所述可编程执行单元执行顶点着色器程序，从而照明和变换如顶点着色器程序所指定的顶点数据。顶点处理单元3704读取高速缓存、本地或系统存储器中存储的用于处理顶点数据的数据，并且可以编程为将顶点数据从基于对象的坐标表示变换为世界空间坐标空间或归一化设备坐标空间。图元组装器3706的第一实例从顶点处理单元3700接收顶点属性。图元组装器3706根据需要读取所存储的顶点属性并构造图形图元以由曲面细分控制处理单元3708进行处理。图形图元包括如各种图形处理应用编程接口(api)所支持的三角形、线段、点、补片等等。曲面细分控制处理单元3708将输入顶点视为几何补片的控制点。这些控制点从来自补片的输入表示(例如，补片的基础)变换为适用于由曲面细分评估处理单元3712进行表面评估的表示。曲面细分控制处理单元3708还可以计算几何补片的边缘的曲面细分因子。曲面细分因子适用于单个边缘，并量化与边缘相关的依赖于视图的细节等级。曲面细分单元3710被配置成接收补片的边缘的曲面细分因子并将补片细分为多个几何图元诸如线、三角形或四边形图元，所述多个几何图元被传输到曲面细分评估处理单元3712。曲面细分评估处理单元3712对细分的补片的参数化坐标进行操作以生成与几何图元相关的每个顶点的表面表示和顶点属性。图元组装器3714的第二实例从曲面细分评估处理单元3712接收顶点属性，根据需要读取所存储的顶点属性，并构造图形图元以由几何处理单元3716处理。几何处理单元3716是可编程执行单元，所述可编程执行单元执行几何着色器程序，以变换如几何着色器程序所指定的从图元组装器3714所接收的图形图元。在一个实施例中，几何处理单元3716被编程为将图形图元细分为一个或多个新的图形图元并且计算用于将新的图形图元光栅化的参数。在一些实施例中，几何处理单元3716可以添加或删除几何流中的元素。几何处理单元3716向图元组装器3718输出指定新图形图元的参数和顶点。图元组装器3718从几何处理单元3716接收参数和顶点，并构建图形图元以由视口缩放、拣选和剪辑单元3720进行处理。几何处理单元3716读取并行处理器存储器或系统存储器中存储的数据以用于处理几何数据。视口缩放、拣选和剪辑单元3720执行剪辑、拣选和视口缩放，并向光栅化器3722输出经处理的图形图元。光栅化器3722可以执行深度拣选和其他基于深度的优化。光栅化器3722还对新图形图元执行扫描转换以生成段并向段/像素处理单元3724输出这些段和关联的覆盖数据。片段/像素处理单元3724是被配置成执行片段着色器程序或像素着色器程序的可编程执行单元。片段/像素处理单元3724变换从光栅化器3722所接收的片段或像素，如片段或像素着色器程序所指定的。例如，片段/像素处理单元3724可以被编程为执行包括但不限于纹理映射、着色、混合、纹理校正和透视校正的操作，以产生输出到光栅操作单元3726的着色片段或像素。片段/像素处理单元3724可以读取并行处理器存储器或系统存储器中存储的数据，以在处理片段数据时使用。片段或像素着色器程序可以被配置成依据针对处理单元进行配置的采样速率以样本、像素、图块或其他粒度着色。光栅操作单元3726是执行包括但不限于模板印刷、z测试、混合等光栅操作的处理单元，并且将像素数据作为经处理图形数据输出以存储在图形存储器中(例如，图34中的并行处理器存储器3422，和/或如图33中的系统存储器3304，以在一个或多个显示设备3310上显示或者由一个或多个处理器3302或(多个)并行处理器3312中的一个进一步处理。在一些实施例中，光栅操作单元3726被配置成压缩写入存储器的z或颜色数据，并解压缩从存储器读取的z或颜色数据。本文中所描述的实施例可以被实现为以下任何一个或组合：使用主板互连的一个或多个微芯片或集成电路、硬线逻辑、由存储器设备存储并由微处理器执行的软件、固件、专用集成电路(asic)和/或现场可编程门阵列(fpga)。作为示例，术语“逻辑”可以包括软件或硬件和/或软件和硬件的组合。一般而言，贯穿本文档，术语“逻辑”、“模块”、“部件”、“引擎”、“机制”、“工具”、“电路”和“电路系统”可互换地引用，并且作为示例可包括软件、硬件、固件或其任意组合。实施例可以被提供为例如计算机程序产品，所述计算机程序产品可以包括其上存储有机器可执行指令的一个或多个机器可读介质，所述机器可执行指令在由一个或多个机器(诸如计算机、计算机的网络或其他电子设备)执行时可导致所述一个或多个机器执行根据在本文中所描述的实施例的操作。机器可读介质可以包括但不限于：软盘、光盘、cd-rom(紧致盘只读存储器)以及磁光盘、rom、ram、eprom(可擦除可编程只读存储器)、eeprom(电可擦除可编程只读存储器)、磁卡或光卡、闪存、或者适用于存储机器可执行指令的其他类型的非瞬态机器可读介质。以下条款和/或示例涉及其特定的实施例或其示例。可以在一个或多个实施例中的任何地方使用示例中的细节。可以以各种方式将不同的实施例或示例的各种特征与所包括的一些特征以及被排除的其他特征组合，以适应各种不同的应用。各示例可包括诸如以下的主题：方法、用于执行所述方法的动作的装置、至少一种机器可读介质，所述机器可读介质包括指令，所述指令当由机器执行时使得机器执行所述方法的动作、或根据本文中所描述的实施例与示例的设备或系统的动作。各种部件可以是用于执行所描述的操作或功能的装置。一个实施例提供了一种用于配置神经网络的分布式训练的系统，所述系统包括：存储器,用于存储库，以在所述神经网络的分布式训练期间促进数据传输；网络接口，用于实现发送和接收与一组工作者节点(workernode)相关联的配置数据，所述工作者节点被配置成执行所述神经网络的分布式训练；以及处理器，用于执行由所述库提供的指令，所述指令用于使所述处理器创建一组或多组工作者节点，基于在所述神经网络的分布式训练期间会在所述工作者节点之间传输的消息的通信模式来创建所述一组或多组工作者节点。一个实施例提供了一种存储指令的非瞬态机器可读介质，所述指令当由一个或多个处理器执行时，使所述一个或多个处理器执行包括以下各项的操作：在机器学习框架处经由机器学习平台的所述一个或多个处理器之一暴露(exposed)的服务质量(qos)计数器跟踪在所述机器学习平台上通信的应用的通信行为；确定由所述机器学习框架管理的每个应用所消耗的机箱内通信带宽和机箱间通信带宽的相对份额；确定机箱内通信链路和机箱间通信链路内的拥塞点；基于机箱内通信链路和机箱间通信链路内的通信带宽和拥塞点的相对份额来调整应用通信调度；动态地调整所述一个或多个处理器的高速缓存qos模型，以优先处理与延迟敏感的应用相关联的数据。一个实施例提供了一种多机箱计算设备，包括第一机箱中的通用处理单元；以及第二机箱中的第一组图形处理单元。所述第二机箱包括主机接口开关，用于将所述第二机箱与所述第一机箱耦合，所述主机接口开关用于实现所述通用处理单元与所述第一组图形处理单元之间的通信，所述第一组图形处理单元用于经由点对点互连进行通信，其中，所述主机接口开关经由所述点对点互连实现所述第一组图形处理单元和所述通用处理单元之间的切换通信。一个实施例提供了一种在多个计算节点上建立分布式机器学习的持久通信会话的方法，所述方法包括：接收节点的标识符，其中将会建立到该节点的持久网络通信会话的，所述持久网络通信会话在神经网络的分布式训练期间被建立；解析所述节点的一个或多个网络地址，并持久地存储一个或多个经解析的网络地址；接收一组网络操作的指示，对该组网络操作的资源分配将是持久的；分配用于与所述节点通信的资源，并将所述资源标记为持久的；以及利用所述节点执行所请求的网络操作，同时保持与被标识为持久的操作相关联的资源分配。前述说明和附图应当被认为是说明性的，而不是限制性的。本领域技术人员将理解，可对本文中所描述的实施例作出各种修改和改变，而不背离如所附权利要求中所阐述的本发明的更宽泛精神和范围。当前第1页12