一种RFID芯片上的动态时钟调整技术的制作方法

本发明属于集成电路芯片设计领域，具体来说属于超高频射频识别芯片领域。

背景技术：

rfid系统按工作频率可以划分为低频(30khz～300khz)、高频(3mhz～30mhz)、超高频(300mhz～915mhz)、微波(1ghz以上)。超高频识别技术(ultra-highradiofrequencyidentification，uhfrfid)是目前国际上最先进的自动识别技术，近几年被迅速推广和应用。具有识别距离远、识别准确率高、抗干扰能力强、识别速度快等优点。

本发明研究的是针对频率为860-960mhz，基于iso/iec18000-6c协议的uhfrfid标签芯片的数字基带设计。根据标准，uhfrfid射频识别卡数字设计分成五大部分：接收pie解码电路、返回m0编码或miller副载波编码电路、blf时钟产生电路、随机数产生电路、错误检测16位crc校验电路。超高频数字电路设计在编解码过程中，对于输入的1.28mhz时钟精准度有较高的要求，如果误差很大，则无法产生准备的blf时钟，读卡器无法识别电子标签产生的m0编码或miller副载波编码。但由于环境温度等因素，难免会对电子标签中模拟电路工作带来很大的干扰，使之无法产生高精度基准时钟，这就对数字电路设计带来了很大的困扰。

技术实现要素：

本发明从数字电路设计的角度，对于改善时钟偏差的问题，提出了新思路。

“iso/iec18000-6c标准协议”介绍了本发明所需的基本概念。协议规定读卡器到标签的通信过程为下行通信，简记为r＝>t。标签到读卡器的通信过程为上行通信，简记为t＝>r。

在读卡器开始所有r＝>t通信前，读卡器需发送前导码(如图1所示)或帧同步(如图2所示)信号。前导码由固定长度的定界符delimiter(12.5us+/-5％)、数据0(tari)、r＝>t校准(rtcal)符和t＝>r校准(trcal)符组成。帧同步等于前导码去掉trcal部分。

本发明利用定界符12.5us的固定时间长度来判定当前模拟电路输送给数字电路的时钟是否符合1.28mhz的要求。数字电路可检测的时钟频率可调的范围是：0.08mhz到2.48mhz。如果输入模拟时钟在0.08mhz到1.28mhz范围内，则需调快模拟电路时钟，控制时间在0.879us到1.662us；如果输入模拟时钟在1.28mhz到2.48mhz范围内，则需调慢模拟电路时钟，控制时间在0.879us到5us。该时钟调整是一个阶梯式调节过程，每次都需基于上次调整循序渐进。该解决方案解决了标签返回数据时钟频率偏差过大的问题，满足读卡器识读频率范围的要求，解决方案实现代价较小。

附图说明

附图1示例了“iso/iec18000-6c标准协议”规定的读卡器发送给标签的前导码。

附图2示例了“iso/iec18000-6c标准协议”规定的读卡器发送给标签的帧同步。

附图3示例了时钟动态调整示意图。

附图4示例了本发明中所应用到的时钟频率动态调整查找表。

附图5示例了数字逻辑电路发送给模拟电路的6位调整参数的含义。

附图6示例了本发明中以1.28mhz为例，结合附图5，提出一个时钟动态调整的计算方式。

具体实施方式

本发明中，如图3所示，数字电路设计用模拟设计的输出时钟作为采样时钟，用5位的计数器来计算定界符12.5us使用的计数值。根据不同计数值，数字电路产生相对应的调整数值(osc_trim)给模拟电路。图4描述了输入时钟频率osc_clk、计数值、调整数值和调整比例四者的关系。模拟电路在接收到osc_trim调整数值后，做出相应调整，输出图3中所示新的时钟频率osc_clk。以此类推，数字电路在接收到新的读卡器命令后，再次检测osc_clk，做出相应调整，循序渐进使模拟的输出时钟接近或者等于理想频率1.28mhz。

图5定义了osc_trim参数的具体含义，每一个比特对应不同的动态调整幅度，可以叠加使用。图6是一个基于数字输入时钟为1.28mhz的示例说明。由图6可见，当osc_trim为0x000000时，模拟电路对时钟不作调整；当soc_trim为0x100001时，第5比特代表增加6.25％，第1比特代表降低100％，另外，需要注意有一项调整的默认值是增加100％，因此最终模拟调整的幅度是在原输入时钟频率基础上增加6.25％。

采用查找表方式的动态时钟调整，没有复杂的算法运算，实现方式简单，占用逻辑资源较少。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。以上的描述和附图仅仅是实施本发明的范例，但应当认识到上述的描述不应被认为是对本发明的限制。

技术特征：

1.一种rfid芯片上的动态时钟调整技术，其特征在于,利用定界符12.5us的固定时间长度来判定当前模拟电路输送给数字电路的时钟是否符合1.28mhz的要求。

2.如权利要求1所述的一种rfid芯片上的动态时钟调整技术，其特征在于,数字电路可检测的时钟频率可调的范围是：0.08mhz到2.48mhz。

3.如权利要求1所述的一种rfid芯片上的动态时钟调整技术，其特征在于,如果输入模拟时钟在0.08mhz到1.28mhz范围内，则需调快模拟电路时钟，控制时间在0.879us到1.662us；如果输入模拟时钟在1.28mhz到2.48mhz范围内，则需调慢模拟电路时钟，控制时间在0.879us到5us。

4.如权利要求1所述的一种rfid芯片上的动态时钟调整技术，其特征在于,数字电路设计用模拟设计的输出时钟作为采样时钟，用5位的计数器来计算定界符12.5us使用的计数值。

5.如权利要求1所述的一种rfid芯片上的动态时钟调整技术，其特征在于,根据不同计数值，数字电路产生相对应的调整数值(osc_trim)给模拟电路。

6.如权利要求1所述的一种rfid芯片上的动态时钟调整技术，其特征在于,如附图4描述了输入时钟频率osc_clk、计数值、调整数值和调整比例四者的关系。

7.如权利要求1所述的一种rfid芯片上的动态时钟调整技术，其特征在于,模拟电路在接收到osc_trim调整数值后，做出相应调整，输出附图3中所示新的时钟频率osc_clk。

8.如权利要求1所述的一种rfid芯片上的动态时钟调整技术，其特征在于,数字电路在接收到新的读卡器命令后，再次检测osc_clk，做出相应调整，循序渐进使模拟的输出时钟接近或者等于理想频率1.28mhz。

9.如权利要求1所述的一种rfid芯片上的动态时钟调整技术，其特征在于,采用查找表方式的动态时钟调整，没有复杂的算法运算，实现方式简单，占用逻辑资源较少。

技术总结
本发明提出一种RFID芯片上的动态时钟调整技术。标签中数字电路设计部分通过读卡器下发命令的定界符和模拟设计的输出时钟作为采样时钟，用计数器来计算定界符12.5us使用的计数值。根据不同计数值，数字电路产生相对应的调整数值(osc_trim)给模拟电路。该解决方案解决了标签返回数据时钟频率偏差过大的问题，满足读卡器识读频率范围的要求，解决方案实现代价较小。

技术研发人员：孙晓霞;张建伟
受保护的技术使用者：上海明矽微电子有限公司;张建伟
技术研发日：2019.09.12
技术公布日：2019.12.27