一种通信系统和方法与流程

本发明实施例涉及通信技术，尤其涉及一种通信系统和方法。
背景技术：
：随着通信技术的发展，芯片在在生产生活中的应用也越来越广泛，芯片可以采用串行外设接口(serialperipheralinterface，spi)的方式进行通信。spi是motorola首先提出的全双工四线同步串行外围接口，采用主从模式架构，支持单主多从模式应用。图1提供了现有技术中的一种主设备和从设备的连接示意图。如图1所示，mosi线用于进行主设备数据输出，从设备数据输入；miso线用于进行主设备数据输入，从设备数据输出；clk线用于传输主设备产生的时钟信号；cs1线和cs2线用于传输主设备控制的片选信号。时钟由主设备控制，在时钟移位脉冲下，数据按位传输。主设备的片选信号用于选择从设备。当主设备与多个从设备通信时，主设备需要为每个从设备提供单独的片选信号，所以主设备在与多个从设备通信时需要设置很多引脚，实现向不同的从设备发送片选信号。在主设备与每个从设备通讯时，片选每个从设备需要时间，并且需要等待发送完之后，再开始发送下一帧数据，因此无法在多个从设备间进行高速通讯。技术实现要素：本发明提供一种通信系统和方法，以实现主设备与从设备间高速通信。第一方面，本发明实施例提供了一种通信系统，所述通信系统包括：主设备、信号处理装置以及至少一个从设备；所述主设备，用于在满足数据发送条件时，生成设定格式的数据信号，并通过数据输出管脚发送给所述信号处理装置；所述信号处理装置，用于根据所述数据信号生成整型时钟信号，并将所述数据信号通过数据输出管脚发送给各所述从设备，以及将所述整型时钟信号通过计数管脚发送给各所述从设备；各所述从设备，用于根据所述整型时钟信号对所述数据信号进行接收；其中，所述数据信号包括：至少一个字节长度信息以及与各所述字节长度信息对应的字节数据信息，所述字节长度信息的数量由所述从设备的数量确定。进一步地，信号处理装置，包括数字集成电路芯片和整型电路；所述数字集成电路芯片，用于根据所述数据信号生成数字时钟信号，并将所述数据信号通过数据输出管脚发送给各所述从设备，以及将所述数字时钟信号通过时钟管脚发送给所述整型电路；所述整型电路，用于将所述数字时钟信号转换为整型时钟信号，并将所述整型时钟信号通过计数管脚发送给各所述从设备。进一步地，数字集成电路芯片，包括：第一信号生成模块，用于根据所述数据信号生成设定字节长度的高电平信号和集成时钟信号；第二信号生成模块，用于根据各所述高电平信号和各集成时钟信号形成数字时钟信号。进一步地，所述第一信号生成模块，具体用于：针对所述数据信号中的每个字节长度信息，生成设定字节长度的高电平信号；对所述字节长度信息进行解析，确定所述字节长度信息对应的字节长度，并按照所述字节长度生成相应长度的集成时钟信号。进一步地，整型电路具体用于：将所述数字时钟信号中连续高电平信号保持不变，连续高低电平信号转换为连续低电平信号，形成整型时钟信号。进一步地，集成电路芯片还用于：接收到所述主设备通过时钟管脚发送的主设备时钟信号后启动工作；将所述主设备时钟信号通过时钟管脚发送给所述整型电路，以使所述整型电路根据所述主设备时钟信号启动工作后将所述主设备时钟信号通过时钟管脚发送给各所述从设备。进一步地，集成电路芯片还用于：接收所述主设备通过同步管脚发送的同步帧信号；将所述同步帧信号通过同步管脚发送给各所述从设备，以使各所述从设备与所述主设备进行同步。进一步地，从设备包括：归零模块，用于在接收到同步帧信号时，将对应的从节点计数器的数值归零；累计模块，用于在接收到所述整型时钟信号的上升沿时，将对应的所述从节点计数器的数值累计加1；接收模块，用于当监测到对应的所述从节点计数器的数值满足数据接收条件时，接收所述数据信号。进一步地，接收模块，还用于：在接收所述数据信号时，产生低电平信号。第二方面，本发明实施例还提供了一种通信方法，该方法由本发明实施例中任一所述的一种通信系统执行，包括：主设备在满足数据发送条件时，生成设定格式的数据信号，并通过数据输出管脚发送给信号处理装置；信号处理装置根据所述数据信号生成整型时钟信号，并将所述数据信号通过数据输出管脚发送给至少一个从设备，以及将所述整型时钟信号通过计数管脚发送给各所述从设备；各所述从设备根据所述整型时钟信号对所述数据信号进行接收；其中，所述数据信号包括：至少一个字节长度信息以及与各所述字节长度信息对应的字节数据信息，所述字节长度信息的数量由所述从设备的数量确定。本发明实施例提供了一种通信系统和方法，该通信系统包括主设备、信号处理装置以及至少一个从设备；主设备，用于在满足数据发送条件时，生成设定格式的数据信号，并通过数据输出管脚发送给信号处理装置；信号处理装置，用于根据数据信号生成整型时钟信号，并将数据信号通过数据输出管脚发送给各从设备，以及将整型时钟信号通过计数管脚发送给各从设备；各从设备，用于根据整型时钟信号对数据信号进行接收；其中，数据信号包括：至少一个字节长度信息以及与各字节长度信息对应的字节数据信息，字节长度信息的数量由从设备的数量确定，解决了现有技术中主设备与从设备通信过程中，必须向从设备发送片选信号的问题，根据从设备数量生成数据信号，通过信号处理装置对数据信号进行处理，生成整型时钟信号，从设备根据整型时钟信号对数据信号进行接收，无需主设备发送片选信号，所以主设备不需要为每个从设备设置发送片选信号的管脚，节省了主设备的管脚数量；将所有从设备的信息通过一条数据信号发送，不需要依次片选从设备以及依次发送，实现了主从设备间高速通信的效果。附图说明图1是现有技术中的一种主设备和从设备的连接示意图；图2是本发明实施例一中的一种通信系统的结构示意图；图3是本发明实施例二中的一种通信系统的结构示意图；图4是本发明实施例二中的一种通信系统的结构示例图；图5是本发明实施例二中的一种通信时序图；图6是本发明实施例三中的一种通信方法的流程图。具体实施方式下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。实施例一图2为本发明实施例一提供的一种通信系统的结构示意图，本实施例可适用于主设备和从设备通信的情况，该系统包括：主设备11、信号处理装置12以及至少一个从设备13；主设备11，用于在满足数据发送条件时，生成设定格式的数据信号，并通过数据输出管脚发送给信号处理装置12；信号处理装置12，用于根据数据信号生成整型时钟信号，并将数据信号通过数据输出管脚发送给各从设备13，以及将整型时钟信号通过计数管脚发送给各从设备13；各从设备13，用于根据整型时钟信号对数据信号进行接收；其中，数据信号包括：至少一个字节长度信息以及与各字节长度信息对应的字节数据信息，字节长度信息的数量由从设备的数量确定。在本实施例中，主设备11具体可以理解为采用spi接口进行通信的芯片中作为主控设备的芯片；信号处理装置12具体可以理解为对主设备发送的信号进行处理，形成可用于片选从设备的信号的装置；从设备13具体可以理解为采用spi接口进行通信的芯片中接收主设备发送的信息并进行相应反馈的芯片。在本实施例中，数据发送条件可以理解为判断主设备11是否需要向从设备13发送数据的条件；数据信号具体可以理解为主设备11向与其进行通信的所有从设备13发送的包含数据的信号。数据输出管脚具体可以理解为主设备11上可以输出数据的管脚，用于向从设备13发送数据，例如mosi管脚。字节长度信息具体可以理解为一个信号中用于存储长度信息的字节；字节数据信息具体可以理解为主设备11所要向从设备13传输的实际信息。主设备每隔一定的时间间隔向从设备发送信息，所以每到数据传输时间确定主设备满足数据发送条件，即每隔一定时间间隔触发主设备生成数据信号；或者，在需要主设备11发送数据时，可以通过终端设备生成并向主设备发送数据发送指示，指示主设备11发送数据信号，主设备在接收到数据发送指示后，确定满足数据发送条件。主设备11在满足数据发送条件时，按照预先设定好的格式生成数据信号，数据信号中包括了字节长度信息以及与字节长度信息对应的字节数据信息，将生成的数据信号通过数据输出管脚发送给信号处理装置12进行后续的数据处理。示例性的，数据信号格式如下：数字8和16为字节长度信息，a-d为字节数据信息。8a8b16c8d一般地，主设备11在与从设备通信时，为了与每个从设备13进行通信，从设备13的数量有多少，就需要发送相同数量的字节长度信息和字节数据信息，即，每个从设备13接收对应的字节长度信息和字节数据信息，实现与主设备11之间的通信。在生成数据信号时，数据信号中字节长度信息的大小和字节数据信息的内容可以每次由用户指定，也可以预设设置好所要发送的数据内容，直接生成。例如，数据信号中第一个字节长度信息和字节数据信息为发送给第一个从设备13的，预先设置好每次发送的字节数据信息均为事件a，此字节数据信息在8个字节完成传输，所以，数据信号中的第一个字节长度信息为8，第一个字节数据信息为事件a，字节长度信息8通过1个字节传输。在本实施例中，整型时钟信号具体可以理解为一种高低电平信号；计数管脚具体可以理解为传输信息的管脚。计数管脚是一类管脚的统称，可以是从设备13上的管脚，也可以是信号处理装置12上的管脚，无论是从设备13上的管脚还是信号处理装置12上的管脚，其作用是为了实现从设备13和信号处理装置12之间的信息传递。本申请实施例中的计数管脚以从设备13上的管脚为例。信号处理装置12接收主设备11发送的数据信号，通过对数据信号进行解析处理，根据字节长度信息所对应的字节长度生成整型时钟信号，将整型时钟信号通过计数管脚发送给各从设备13，同时将数据信号通过数据输出管脚发送给每个从设备13。每个从设备13均会接收到整型时钟信号，通过整型时钟信号中的上升沿判断此时从设备13是否片选自己(即主设备11是否片选此从设备13)，若是，接收数据信号。由此完成对每个从设备的片选，无需主设备11通过片选管脚发送片选信号对从设备13进行片选。本发明实施例提供了一种通信系统，该通信系统包括主设备、信号处理装置以及至少一个从设备；主设备，用于在满足数据发送条件时，生成设定格式的数据信号，并通过数据输出管脚发送给信号处理装置；信号处理装置，用于根据数据信号生成整型时钟信号，并将数据信号通过数据输出管脚发送给各从设备，以及将整型时钟信号通过计数管脚发送给各从设备；各从设备，用于根据整型时钟信号对数据信号进行接收；其中，数据信号包括：至少一个字节长度信息以及与各字节长度信息对应的字节数据信息，字节长度信息的数量由从设备的数量确定，解决了现有技术中主设备与从设备通信过程中，必须向从设备发送片选信号的问题，根据从设备数量生成数据信号，通过信号处理装置对数据信号进行处理，生成整型时钟信号，从设备根据整型时钟信号对数据信号进行接收，无需主设备发送片选信号，所以主设备不需要为每个从设备设置发送片选信号的管脚，节省了主设备的管脚数量；将所有从设备的信息通过一条数据信号发送，不需要依次片选从设备以及依次发送，实现了主从设备间高速通信的效果。实施例二图3为本发明实施例二提供的一种通信系统的结构示意图。本实施例的技术方案在上述技术方案的基础上进一步优化，如图3所示，本发明实施例对信号处理装置12进一步优化，具体包括了数字集成电路芯片121和整型电路122；其中，数字集成电路芯片121，用于根据数据信号生成数字时钟信号，并将数字时钟信号通过时钟管脚发送给整型电路，以及将数据信号通过数据输出管脚发送给各从设备；整型电路122，用于将数字时钟信号转换为整型时钟信号，并将整型时钟信号通过计数管脚发送给各从设备13。在本实施例中，数字集成电路芯片121(fieldprogrammablegatearray，fpga)也可以称为现场可编程逻辑门阵列，是数字电路的物理实现方式之一，具有可编程的特性，即用户可通过程序指定数字集成电路芯片实现某一特定数字电路。数字时钟信号具体可以理解为由数字集成电路121根据数据信号所形成的一种高低电平信号；时钟管脚具体可以理解为数字集成电路芯片121中的一个发送信号的管脚。数字集成电路芯片121接收主设备11发送的数据信号，对数据信号进行解析，获取到每个字节长度信息中携带的字节长度，根据字节长度生成数字时钟信号。然后将数字时钟信号通过时钟管脚发送给整型电路122，将数据信号通过数据输出管脚发送给每个从设备13。在本实施例中，整型电路具体可以理解为对时钟信号进行修正，实现整型的电路。整型电路接接收到数字集成电路芯片121发送的数字时钟信号后，对高低电平的数字时钟信号进行整型处理，将其转换为整型时钟信号，然后将整型时钟信号发送给每个从设备13的计数管脚，从设备13通过计数管脚实现对整型时钟信号的接收。进一步地，数字集成电路芯片121，包括：第一信号生成模块1211，用于根据数据信号生成设定字节长度的高电平信号和集成时钟信号；第二信号生成模块1212，用于根据各高电平信号和各集成时钟信号形成数字时钟信号。在本实施例中，第一信号生成模块1211具体可以理解为数字集成电路芯片121中对数据信号进行相应处理并生成高低电平信号的模块。第二信号生成模块1212具体可以理解为对第一信号生成模块1211生成的信号进行处理的模块。集成时钟信号具体可以理解为一种高低电平信号。设定字节长度可以根据实际应用中芯片传输数据的需求设定，例如8bit。第一信号生成模块1211接收主设备发送的数据信号，通过对数据信号进行解析，根据解析出来的数据信号中的字节长度信息生成设定字节长度的高电平信号和集成时钟信号。第一信号生成模块1211在解析数据信号时，预先已知数据信号所使用的通信协议，根据此通信协议可以实现对数据信号的解析。第二信号生成模块1212对第一信号生成模块所生成的各高电平信号和各集成时钟信号进行拼接，形成数字时钟信号。可以知道的是，发送数字时钟信号和数据信号可以是由数字集成电路121中任一具有数据发送功能的模块完成，也可以由本实施例中所提及的模块完成，如第一信号生成模块或第二信号生成模块。本发明实施例对此不进行具体限定。进一步地，第一信号生成模块1211，具体用于：针对数据信号中的每个字节长度信息，生成设定字节长度的高电平信号；对字节长度信息进行解析，确定字节长度信息对应的字节长度，并按照字节长度生成相应长度的集成时钟信号。由于数据信号中可能包含了要发送给多个从设备13的字节长度信息和字节数据信息，因此，对于每个字节长度信息，首先在接收到字节长度信息时生成设定字节长度的高电平信号，高电平信号的长度与字节长度信息中所携带的字节长度无关。在生成设定字节长度的高电平信号后，解析字节长度信息，确定字节长度信息中所携带的字节长度的大小，然后根据字节长度生成相同长度的集成时钟信号。在完成第一个关联的字节长度信息和字节数据信息的处理后，采用同样的方式继续生成设定字节长度的高电平信号和集成时钟信号，将生成的信号依次拼接在一起，形成数字时钟信号。需要知道的是，数字集成电路芯片121在生成数字时钟信号时，通常是对数据信号解析处理生成高电平信号和集成时钟信号的同时生成数字时钟信号，在生成完最后一个集成时钟信号的同时也就形成了数字时钟信号。即生成的高电平信号和集成时钟信号直接作为数字时钟信号的一部分。进一步地，整型电路122具体用于：将数字时钟信号中连续高电平信号保持不变，连续高低电平信号转换为连续低电平信号，形成整型时钟信号。整型电路122具有将时钟信号进行整型的功能，数字时钟信号中有连续高电平部分，以及连续高低电平部分，本实施例中的连续高低电平是指高电平和低电平交替。整型电路122在进行整型时，对于连续高电平信号保持不变，连续高低电平信号转换为连续低电平信号。这样形成的整型时钟信号中，高电平部分对应字节长度信息，低电平部分对应字节数据信息，从设备13同时接收到数据信号和整型时钟信号时，就可以根据整型时钟信号对数据信号中发送给各个从设备的数据进行划分。集成电路芯片121还用于：接收到主设备11通过时钟管脚发送的主设备时钟信号后启动工作；将主设备时钟信号通过时钟管脚发送给整型电路122，以使整型电路122根据主设备时钟信号启动工作后将主设备时钟信号通过时钟管脚发送给各从设备13。在本实施例中，主设备时钟信号具体可以理解为由主设备发出的时钟信号，用于指示集成电路芯片121和各个从设备13进行工作，即，集成电路芯片121和从设备13只有在接收到主设备时钟信号才可以启动工作，进行数据处理或者信号收发。主设备11在需要发送数据信号时，通过时钟管脚向集成电路芯片121发送主设备时钟信号，集成电路芯片121在接收到主设备时钟信号后启动工作，然后通过时钟管脚将主设备时钟信号发送给整型电路122，整型电路122在接收到主设备时钟信号后启动工作，将主设备时钟信号通过时钟管脚发送给各个从设备13，从设备13接收到主设备时钟信号后，启动工作。进一步地，集成电路芯片121还用于：接收主设备11通过同步管脚发送的同步帧信号；将同步帧信号通过同步管脚发送给各从设备13，以使各从设备13与主设备11进行同步。在本实施例中，同步帧信号具体可以理解为用于指示与主设备11通信的各设备进行同步的信号，同步帧信号由主设备11在发送数据信号时发送。集成电路芯片121和从设备13在与主设备11进行通信时，为保证数据真实有效，需要与主设备11进行同步。主设备11在需要发送数据信号时，通过同步管脚向集成电路芯片121发送同步帧信号，集成电路芯片121在接收到同步帧信号后实现与主设备11之间的同步，然后通过同步管脚将同步帧信号发送给各从设备13，各从设备13接收到同步帧信号后，与主设备11进行同步。进一步地，从设备13包括：归零模块131，用于在接收到同步帧信号时，将对应的从节点计数器的数值归零；累计模块132，用于在接收到整型时钟信号的上升沿时，将对应的从节点计数器的数值累计加1；接收模块133，用于当监测到对应的从节点计数器的数值满足数据接收条件时，接收数据信号。在本实施例中，归零模块131具体可以理解为可以实现数值归零处理的模块；从节点计数器具体可以为从设备中可以实现计数功能的计数器，每个从设备具有一个对应的从节点计数器。接收条件具体可以理解为判断从设备是否需要接收数据信号的条件。归零模块131在接收到集成电路芯片121发送的同步帧信号时，此时有数据信号传输过来，由于后续要根据从节点计数器的数值判断此时要不要接收数据信号，为了避免上一次数据传输对本次的影响，将本设备的从节点计数器的数值归零。由于整型时钟信号中存在高电平和低电平，高电平的部分对应字节长度信息，低电平部分对应字节数据信息，累计模块132在接收到整型时钟信号的上升沿时，将本设备的从节点计数器的数值累计加1。接收模块133时刻监测从节点计数器的数值，当从节点计数器的数值满足数据接收条件时，此时主设备11片选了自己进行通信，所以可以对数据信号进行接收，否则不接受数据信号。判断是否满足接收条件的步骤可以是：从节点计数器的数值是否与对应存储的数值相等，若是，确定满足数据接收条件。每个从设备13所预先存储的数值不同，由此，可以区分开每个不同的从设备13。在一个通信系统中，对应存储的数值与每个从设备唯一对应。可以知道的是，从设备13在接收同步帧信号和整型时钟信号时，由于同步帧信号通过集成电路芯片121发送，未经过整型电路，所以会先接收到同步帧信号。并且在现有技术中，通过片选信号直接选中从设备，所以并不需要同步帧信号进行同步。进一步地，接收模块133，还用于：在接收数据信号时，产生低电平信号。接收模块133在接收数据信号的同时产生低电平信号，低电平信号用来片选从设备13。进一步地，接收模块133，还用于：在未接收所述数据信号时，产生高电平信号。从设备13未被片选中时，不对数据信号进行接收，此时产生高电平信号，用来表明从设备13此时没被主设备11片选。高电平时，主设备11和从设备13不进行通信。进一步地，从设备13还用于：在产生低电平信号，以及接收到主设备时钟信号时，根据设定反馈格式和/或数据信号向主设备11发送反馈信息。在本实施例中，设定反馈格式具体可以理解为预先设置的数据格式。从设备13在产生低电平信号时，确定自己被片选信号选中，同时接收到主设备11发送的主设备时钟信号，则向主设备发送反馈信息，形成数据交换，实现同步全双工通信。当片选信号停止(由低电平信号变为高电平信号)时，从设备停止发送反馈信息。可以知道的是，反馈信息的内容与格式可以预先约定好，在需要向主设备11进行反馈时，直接根据设定反馈格式生成反馈信息发送给主设备11；也可以是在接收到数据信号后，通过对数据信号进行解析，确定主设备11所要求从设备13反馈的信息内容，进而形成反馈信息发送给主设备11。每个从设备的反馈信息成组的组装，并在接收到主设备11发送的主设备时钟信号的同时发给主设备。需要知道的是，主设备11和从设备13之间的通信始终由主设备11发起。当主设备11向从设备13发送数据时，从设备13同时做出响应。主设备11和从设备13之间的通信是一个数据输出和数据输入都由同一时钟进行控制的同步全双工通信过程。本发明实施例提供了一种通信系统，解决了现有技术中主设备与从设备通信过程中，必须向从设备发送片选信号的问题，根据从设备数量生成数据信号，通过数字集成电路芯片和整型电路对数据信号进行处理，生成整型时钟信号，从设备根据整型时钟信号对数据信号进行接收，无需主设备发送片选信号，所以主设备不需要为每个从设备设置发送片选信号的管脚，节省了主设备的管脚数量；将所有从设备的信息通过一条数据信号发送，不需要依次片选从设备以及依次发送，实现了主从设备间高速通信的效果。示例性的，图4是本发明实施例提供的一种通信系统的结构示例图，该通信系统包括主设备21、信号处理装置22、从设备23和从设备24，信号处理装置22包括数字集成电路芯片221和整型电路222。图5为本发明实施例所提供的通信系统在进行通信时的一种通信时序图，图中给出了主设备21所发送的同步帧信号、主设备时钟信号和数据信号的波形示例图，数字集成电路芯片221处理得到的数字时钟信号的波形示例图，整型电路222处理得到的整型时钟信号的波形示例图，以及从设备23、从设备24在与主设备21通信时所产生的片选信号的波形示例图。主设备21准备发送数据(满足数据发送条件)时，通过同步管脚sync向数字集成电路芯片221发送同步帧信号。主设备21在产生同步帧信号时，通过时钟管脚clk向数字集成电路芯片221发送主设备时钟信号，通过数据输出管脚mosi向数字集成电路芯片221发送数据信号。数字集成电路芯片221接收同步帧信号、主设备时钟信号和数据信号，收到同步帧信号后，开始产生设定字节长度的高电平信号，并解析收到的第一个字节长度信息，然后产生对应字节长度的集成时钟信号。产生集成时钟信号之后，再次产生设定字节长度的高电平信号，并解析下一个字节长度信息，产生相应字节长度的集成时钟信号。依次产生设定字节长度的高电平信号和集成时钟信号，形成数字时钟信号。在形成数字时钟信号后，通过时钟管脚clk向整型电路222发送数字时钟信号。同时通过同步管脚sync向从设备23和从设备24分别发送同步帧信号，通过数据输出管脚mosi向从设备23和从设备24发送数据信号，通过时钟管脚clk向各从设备发送主设备时钟信号。整型电路222在接收到数字时钟信号后，将数字时钟信号中连续高电平信号保持不变，连续高低电平信号转换为连续低电平信号，形成整型时钟信号，并发送给从设备23和从设备24的计数管脚cnt，从设备23和从设备24通过计数管脚cnt接收整型时钟信号。对于从设备23和从设备24，在接收到同步帧信号时，将自身的从节点计数器的数值归零；在接收到整型时钟信号的上升沿时，将从节点计数器的数值累计加1，通过从节点计数器进行数值累计。当从设备23监测到从节点计数器的数值满足数据接收条件时，此时从设备23被片选中，进行数据信号的接收。即，在接收到整型时钟信号的第一个上升沿时，从设备23的从节点计数器的数值为1，产生从设备23的片选信号cs1，当收到整形时钟信号的第二个上升沿时，从设备23的片选结束，从设备24的片选信号cs2选中，这样依次进行，直到下一个同步帧到来，将所有从设备的从节点计数器清零。从设备23和从设备24在接收到主设备时钟信号时，同时通过数据输入管脚miso向主设备21发送反馈信息。实施例三图6为本发明实施例三提供的一种通信方法的流程图，该方法由本发明任意实施例所提供的通信系统执行，包括如下步骤：s310、主设备在满足数据发送条件时，生成设定格式的数据信号，并通过数据输出管脚发送给信号处理装置。s320、信号处理装置根据所述数据信号生成整型时钟信号，并将所述数据信号通过数据输出管脚发送给至少一个从设备，以及将所述整型时钟信号通过计数管脚发送给各所述从设备。s330、各所述从设备根据所述整型时钟信号对所述数据信号进行接收。其中，所述数据信号包括：至少一个字节长度信息以及与各所述字节长度信息对应的字节数据信息，所述字节长度信息的数量由所述从设备的数量确定。本发明实施例提供了一种通信方法，解决了现有技术中主设备与从设备通信过程中，必须向从设备发送片选信号的问题，根据从设备数量生成数据信号，通过数字集成电路芯片和整型电路对数据信号进行处理，生成整型时钟信号，从设备根据整型时钟信号对数据信号进行接收，无需主设备发送片选信号，所以主设备不需要为每个从设备设置发送片选信号的管脚，节省了主设备的管脚数量；将所有从设备的信息通过一条数据信号发送，不需要依次片选从设备以及依次发送，实现了主从设备间高速通信的效果。进一步地，信号处理装置，包括数字集成电路芯片和整型电路；相应的，信号处理装置根据所述数据信号生成整型时钟信号，并将所述数据信号通过数据输出管脚发送给至少一个从设备，以及将所述整型时钟信号通过计数管脚发送给各所述从设备，包括：数字集成电路芯片根据所述数据信号生成数字时钟信号，并将所述数字时钟信号通过时钟管脚发送给所述整型电路，以及将所述数据信号通过数据输出管脚发送给各所述从设备；整型电路将所述数字时钟信号转换为整型时钟信号，并将所述整型时钟信号通过计数管脚发送给各所述从设备。进一步地，数字集成电路芯片，包括：第一信号生成模块和第二信号生成模块，数字集成电路芯片根据所述数据信号生成数字时钟信号，包括：第一信号生成模块根据所述数据信号生成设定字节长度的高电平信号和集成时钟信号；第二信号生成模块根据各所述高电平信号和各集成时钟信号形成数字时钟信号。进一步地，第一信号生成模块根据所述数据信号生成设定字节长度的高电平信号和集成时钟信号，包括：针对所述数据信号中的每个字节长度信息，生成设定字节长度的高电平信号；对所述字节长度信息进行解析，确定所述字节长度信息对应的字节长度，并按照所述字节长度生成相应长度的集成时钟信号。进一步地，整型电路将所述数字时钟信号转换为整型时钟信号，并将所述整型时钟信号通过计数管脚发送给各所述从设备，包括：整型电路将所述数字时钟信号中连续高电平信号保持不变，连续高低电平信号转换为连续低电平信号，形成整型时钟信号。进一步地，该方法还包括：集成电路芯片接收到所述主设备通过时钟管脚发送的主设备时钟信号后启动工作；集成电路芯片将所述主设备时钟信号通过时钟管脚发送给所述整型电路，以使所述整型电路根据所述主设备时钟信号启动工作后将所述主设备时钟信号通过时钟管脚发送给各所述从设备。进一步地，该方法还包括：集成电路芯片接收所述主设备通过同步管脚发送的同步帧信号；集成电路芯片将所述同步帧信号通过同步管脚发送给各所述从设备，以使各所述从设备与所述主设备进行同步。进一步地，从设备包括：归零模块、累计模块和接收模块。各所述从设备根据所述整型时钟信号对所述数据信号进行接收，包括：归零模块在接收到同步帧信号时，将对应的从节点计数器的数值归零；累计模块在接收到所述整型时钟信号的上升沿时，将对应的所述从节点计数器的数值累计加1；接收模块当监测到对应的所述从节点计数器的数值满足数据接收条件时，接收所述数据信号。进一步地，该方法还包括：接收模块在接收所述数据信号时，产生低电平信号。值得注意的是，上述通信系统的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。当前第1页12