专利名称：用于减少使用阻抗隔离扩展电路的设备控制系统的微处理器装置及方法
技术领域：
本发明涉及消费电子装置领域。更具体地说本发明涉及具有单一主系统微处理器的消费电子装置。
在一定程度上由于最近几年中的半导体和VLSI(超大规模集成电路)的快速发展，消费电子学产品已经变得逐渐地普及。这些普及的消费电子产品包括例如电视(TVs)、高清晰度电视(HDTV)，数字视盘(DVD)播放器等等。除日渐流行之外，这种装置在工艺上也在逐渐地变得先进。例如在现有技术的
图1中示出在一个普通HDTV系统100中存在的几个先进部件。如在图1中所示，HDTV系统100包括一个系统处理器102，其被耦合来控制五个分别的子微处理器，即子微处理器104、子微处理器106、子微处理器108、子微处理器110和子微处理器112。五个子微处理器104，106，108，110和112的每一个都控制很多其它HDTV部件。例如子微处理器104控制包括调谐器部件114的调谐器的操作。类似地，子微处理器106经过部件116控制HDTV监视器的偏转操作。子微处理器108利用OSD装置118控制屏幕上的显示(OSD)功能。另外，子微处理器110利用部件120控制多图像驱动器(MID)。此外，子微处理器112利用部件122控制MUSE(日本HDTV标准)功能。还将从现有技术的图1中看见，各种其它部件(例如音频/视频开关部件124、音频/视频处理器部件126、色度解码器部件128和自动宽度部件130)都经过总线132被耦合到系统微处理器102而没有中间控制子微处理器。
图1的现有技术的传统的多处理器结构具有相关的几个缺点。这种缺点包括例如实质上的设计复杂性和由于使用多处理器而导致的费用增加。因此，已经作出某些尝试以便只使用单一的控制微处理器来设计消费电子产品(例如TV、HDTV、DVD等等)。这种单一的微处理器控制系统不仅降低系统的复杂性和费用，而且增加了系统控制功能的集成化。但是，现有技术的单一微处理器受控系统时常要求一个具有非常强驱动能力的强大的系统微处理器。这要求一个微处理器具有一个非常强的驱动能力，需要使用更强大并且相应花钱更多的微处理器。因此，某些现有技术的单一微处理器受控系统的费用可能和具有多个微处理器的传统系统一样。
还有另外一个缺点，在多个微处理器受控系统中使用的传统的控制模式也许不适合于单一微处理器受控系统的设计。在许多现有技术的单一微处理器受控系统中，信号失真是一个重要的问题。与现有技术的单一微处理器受控系统相关的信号失真通常或者是由这单一系统微处理器的驱动能力的不足，或者是由具有连接到控制总线的太多的设备所引起的。反过来，该信号失真又降低了该系统控制的可靠性和稳定性，在大多数的消费电子产品的整体性能中这种可靠性和稳定性是至关重要的。另外，信号失真还将限制利用单一微处理器控制装置的子系统的集成化。
因此，需要一种方法和装置，使得在一个装置中的系统微处理器的数目降低。还需要满足上述列出需要的一种方法和装置，其中该装置对于系统微处理器不造成过高的驱动需求。还需要一种方法和装置，其满足上述的两个需要并且该装置不产生严重的信号失真。
本发明提供了在一个设备中降低系统微处理器数目的方法和装置。另外本发明提供了实现上述列举的技能的方法和装置，其中该设备不会引起对于系统微处理器的过高的驱动要求。本发明还提供一种实现上述列举的两个方面的技能的方法和装置，其中该设备不受到严重的信号失真的影响。
在一个实施例中本发明包括单一的主系统微处理器。该实施例还包括一个阻抗隔离扩展电路。用一个总线，将该单一主系统微处理器和阻抗隔离扩展电路耦合在一起。在本实施例中，多个部件被耦合到该阻抗隔离扩展电路，以便使得该多个部件不被直接地连接到该总线并且使得该多个部件不对于该总线构成直接阻抗负载。由于禁止这些部件对于该总线构成直接阻抗负载，本发明使得该单一主系统微处理器有效地操作并且没有严重的信号失真。在该实施例中该总线具有耦合到其上的多个第二部件。结果是，即使当该设备包括很多的部件时，该单一主系统微处理器也能够可靠和稳定性地控制一个设备的操作。
在另外一个实施例中，本发明包括上面描述的实施例的特征并且还指明用于把该单一主系统微处理器耦合到阻抗隔离扩展电路的总线是总线I2C。类似地，其它实施例包括了上述的特征并且还指明该第一部件是使用总线I2C耦合到阻抗隔离扩展电路。
对于本专业的普通的技术人员来说，在阅读了在各种附图中示出的最佳实施例的详细描述之后，本发明的这些以及其它优点将无疑变得显而易见。
附图与说明书部分结合，举例说明本发明的实施例，并且共同用来描述本发明的原理；现有技术的示意图1是传统的具有几个微处理器的HDTV系统的一个范例。
图2是一个示意图，示出根据本发明的权利要求的一个实施例的具有单一主系统微处理器的一个HDTV系统。
图3是一个实施例的示意图，其中没有直接地连接到耦合一个阻抗隔离扩展电路的总线的部件，并且示出根据本发明的一个实施例的单一主系统微处理器。
图4是一个实施例的示意图，其中多个部件直接地连接到耦合一个阻抗隔离扩展电路的总线，并且示出根据本发明的一个实施例的单一主系统微处理器。
图5A是说明与传统单一处理器控制装置相关的信号失真的一个曲线图。
图5B是说明根据本发明的一个实施例产生的降低失真控制和产生的数据信号的曲线图。
图6是一个流程图，说明根据本发明的一个实施例执行的步骤。
除非特别注明，说明书中涉及的附图应该理解为不是按数值范围作出的。
现在将对于附图中示出的本发明的优选实施例做详述。尽管本发明是结合优选实施例描述的，但是该优选实施例被理解为不是对于本发明进行限制。相反地，本发明力图包括在精神上和范围上由于所附权利要求覆盖的可能的改进和等同物。此外，在本发明随后的详细说明中，阐明许多特定的细节，以便提供本发明的一个全面理解。但是，对于本专业中的一个普通技术人员显而易见的是，本发明可以在不这些特定的细节的条件下实践。在其它实例中，公知方法、过程、部件和电路没有详细描述，因为它们对于本发明的理解是不必要的。
参考图2，其中示出根据本发明的一个实施例的具有单一主系统微处理器的一个HDTV系统200。尽管下列讨论将具体地涉及HDTV系统200，但是这样一个实施例是本发明很好地适合的消费电子产品的一个类型的实例。就是说，本发明的单一主系统微处理器结构很适合使用在各种其它消费电子产品中，例如TV、DVD等等。为了简短和清楚的目的，下列讨论将集中在本发明实施例的HDTV系统200。在图2的实施例中，HDTV系统200包括单一的主系统微处理器202。就是说，不同于传统的装置(例如图1的已有技术)，该当前实施例仅具有一个主系统微处理器用于控制HDTV系统200的操作。
参考图2，当前实施例的系统200还包括一个阻抗隔离扩展电路204。通过一总线206，阻抗隔离扩展电路204被耦合到单一主系统微处理器202。如在图2中示出，许多的部件被耦合到阻抗隔离扩展电路204。在目前实施例中，总线205被用于把阻抗隔离扩展电路联接到上述的许多部件。该许多部件包括例如；模拟调谐器208；音频开关210；视频开关212；3D梳状滤波器214、自动宽电源216；色度解码器218和220；MID装置222、224、226、228及230；数字偏转控制器232；数模转换器234；以及动态会聚部件236和238。因此，在本发明中的该上述的许多部件都不是直接地连接到总线206的。就是说，不同于已有技术结构，在本发明中的阻抗隔离扩展电路204消除了多个部件对于耦合到主系统微处理器202的总线的直接连接。结果是，该阻抗隔离扩展电路204避免了该许多部件208-238引入的对于总线206的直接阻抗负载。因此，不同于已有技术的单一处理器装置，本实施例的单一主系统微处理器202没有在其上的过高的驱动要求。因此本发明中的阻抗隔离扩展电路204避免了该许多部件208-238引入的对于总线206的直接阻抗负载，并且该阻抗隔离扩展消除了对于更强、并且相应地更昂贵的单一主系统微处理器202的需要。而且，尽管在目前实施例中列举的是特定的部件208-238，但是本发明很好地适合于具有各种耦合到阻抗隔离扩展电路204的其它数量和/或类型的部件。
还参考图2，在本实施例中，几个附加部件240、242和244被直接地耦合到总线206。在本实施例的附加部件246和248也被耦合到单一主系统微处理器202。尽管直接地耦合到总线206，但是部件240-244并没有引入对于总线206的重大的阻抗负载。因此，图2的实施例没有必要使用更强和相应地更昂贵的微处理器。因此，通过有选择地把某些部件240-244直接地耦合到总线206、并且通过把其它部件208-238耦合到阻抗隔离扩展电路204，部件208-238和部件240-244的全部都能够被单一主系统微处理器202控制而没有那些与已有技术的单一微处理器受控系统相关的有害结果。此外，尽管在本实施例中的附加部件240-244被直接地耦合到总线206，但是本发明也很好地适于一个其中没有部件被直接地耦合到把单一主系统微处理器202耦合到阻抗隔离扩展电路204的总线(例如图2的实施例的总线206)的实施例中。
仍然参考图2，在本实施例中的总线206是一个I2C总线。类似地，在图2的实施例中的总线205是一个I2C总线。尽管这种总线被使用在本实施例中，但是本发明很好地适于其中的总线205和206的之一或二者都不是I2C类型的总线的情况。此外，在图2的实施例中的阻抗隔离扩展电路204是一个I2C总线IC集成电路芯片，例如可以从加利福尼亚的Sunnyvale的菲力普半导体公司得到的I2C集成电路828715。此外，本发明也很好地适于把部件引发的阻抗与单一主系统微处理器202隔离的其它电路。
仍然参考图2，在使用I2C总线(例如总线205和206)以及I2C总线扩展电路(例如阻抗隔离扩展电路204)的实施例中，必须考虑几个附加因素。即，除去把由部件208-238以及240-244引发的阻抗从单一主系统微处理器202隔离之外，必须实现某些其它操作参数。例如，在这样一个实施例中的在I2C总线上的任何一部分的电容量决不能超过400pF。因此在该实施例必须小心保证该阻抗隔离扩展电路204不耦合太多的部件。在一个实施例，使用一个附加的I2C总线扩展电路。在这样一个实施例中，该第二I2C总线扩展电路具有某些耦合的部件，以便扩展引入的电容量负载部件。而且，在使用I2C总线(例如总线205和206)以及I2C总线扩展电路(例如阻抗隔离扩展电路204)一个实施例中，在上拉电阻R2(见随后图3和4的讨论)上的电流不能超过30毫安。
参考图3，其中示出本发明实施例300的一个放大示意图，其中单一主系统微处理器202被经过I2C总线206耦合到一个I2C总线扩展电路204。在图3的实施例中，除了I2C总线扩展电路204之外，没有部件被直接地耦合到I2C总线206。如图3的实施例示出，标记为装置1至装置N的多个部件(例如集成电路装置)经过I2C总线205被耦合到I2C总线扩展电路204。在图3的实施例中，示出的三个上拉电阻302、304和306分别地耦合到I2C总线206、I2C总线扩展电路204和I2C总线205。在本实施例中，用于电阻302、304和306的值必须正确地选择。即，电阻302、304和306的值必须是使得在I2C总线205和206以及在I2C总线扩展电路204上所要求的时间常数能够被保证。
下列讨论详细地提供用于得出电阻302、304和306的适当值的方法。图3的系统300被划分成三个分区，以便阐明用于该实施例的电阻值的计算。分区1包括与单一主系统微处理器202和I2C总线206相关的电容量值；分区2包括与在I2C总线扩展电路204之内的电路相关的电容量值；分区3包括与I2C总线205以及耦合到该总线205的部件(装置1-N)相关的电容量值。在下列计算中，与装置1-N相关的输入电容被估算为在平均值5-10pF。另外，Cl涉及出现在I2C总线206上的电容量。在系统300中的R1、R2和R3的计算如下在分区-1中R1＝10-6/(C1*103)(KΩ)C1＝C1-mci+C1-mcw+C1-expd(F)其中C1-mci是针对分区1由单一主系统微处理器202的输入产生的电容；C1-mcw是针对分区1由单一主系统微处理器202的接线产生的电容；而C1-expd是用于分区1的I2C总线扩展电路204产生的电容。
在分区-2中R2＝1/(1/R′2+10*(1/R1+1/R3))(KΩ)R′2＝10-6/(C2*103)(KΩ)C2＝C2-estim(F)，IR2max＝4.6/R2(mA)(IR2max≤30mA)其中IR2max是经过用于分区2的电阻304的最大值；C2-estim是在I2C总线扩展电路204内的电容量的估计值。
在分区-3中R3＝10-6/(C3*103)(KΩ)，C3＝C3ici+C3icw+C3expd(F)C3-ici/icw＝(IC No.)Z-3*Cic-input/wiring(F)其中C3-ici是用于分区3的装置1-N的输入产生的电容量；C3-icw是用于分区3的装置1-N的线路产生的电容量；C3-expd是用于分区3的I2C总线扩展电路204产生的电容量；而(IC No.)Z-3是用于分区3的IC的总数。
在本实施例中，如通过单一主系统微处理器202的情况中所见，一个I2C总线扩展电路等于一个传统部件输入电容(例如5-10pF)。因此，本实施例把由单一主系统微处理器202控制的部件的最大数目增加到是已有技术的至少5倍。
参考图4，其中示出本发明的另外一个实施例的简化示意图，其中单一主系统微处理器202经过I2C总线206耦合到I2C总线扩展电路204。此外，在图4的实施例中，除了I2C总线扩展电路204之外的附加部件(即装置I’-M’)被直接地耦合到I2C总线206。在该图4的实施例中，示出的三个上拉电阻402、404和406被分别地耦合到I2C总线206、I2C总线扩展电路204和I2C总线205。在本实施例中的用于电阻402、404和406的值必须被正确地选择。即，电阻402、404、和406必须是一个使得在I2C总线205和206以及在I2C总线扩展电路204上的需要的时间常数能够被保证的一个值。
下列详细讨论提供一个方法，用于得出电阻402、404和406的电阻适当电阻值。如在图3的实施例中那样，图4的系统400被划分成三个分区以便阐明用于当前实施例的电阻值计算。分区1包括与其上耦合了若干部件(即装置l’-M’)的单一主系统微处理器202和I2C总线206相关的电容量值；分区2包括与在I2C总线扩展电路204之内的电路相关的电容量值；分区3包括与I2C总线205以及耦合到该总线205的部件(装置1-N)相关的电容量值。在下列计算中，与装置1-N和l’-M相关的输入电容被估算为在平均值5-10pF。另外，Cl涉及出现在I2C总线206上的电容量。在系统300中的R1、R2和R3的计算如下在分区-1中R1＝10-6/(C1*103)(KΩ)C1＝C1-mci+C1-mcw+C1-ici+C1-icw+C1-expd(F)C1-ici/icw＝(IC No.)Z-1*Cic-input/wiring(F)其中C1-mci是由用于分区1的单一主系统微处理器202的输入提供的电容量；C1-mcw是由用于分区1的单一主系统微处理器202的线路提供的电容量；C1-ici是由用于分区1的装置l’-M’的输入提供的电容量；C1-icw是由用于分区1的装置l’-M’的线路提供的电容量；C1-expd是由用于分区3的I2C总线扩展电路204提供的电容量；Cic-input/wiring是由用于分区1的装置l’-M’的线路提供的电容量；而(IC No.)Z-1是用于分区的IC的总数。
在分区-2R2＝1/(1/R’2+10*(1/R1+1/R3))(kΩ)，R’2＝10-6/(C2*103)(kΩ)，C2＝C2-estim(F)，IR2max＝4.6/R2(mA)(IR2max≤30mA)其中IR2max是经过用于分区2的电阻304的最大值；C2-estim是在I2C总线扩展电路204内的电容量的估计值。
在分区-3中R3＝10-6/(C3*103)(KΩ)，C3＝C3-ici+C3-icw+C3-expd(F)C3-ici/icw＝(IC No.)Z-3*Cic-input/wiring(F)其中C3-ici是用于分区3的装置1-N的输入产生的电容量；C3-icw是用于分区3的装置1-N的线路产生的电容量；C3-expd是用于分区3的I2C总线扩展电路204产生的电容量；Cic-input/wiring是由用于分区3的装置1-N的输入和线路产生的电容量；而(IC No.)Z-3是用于分区3的IC的总数。
在图4的实施例中，某些部件(例如装置1’-M’)直接地控制，而其它部件(例如装置1-N)则通过I2C总线扩展电路204缓冲控制。在这样的一个实施例中，7个部件被直接地耦合到I2C总线206，而另外的17个装置被耦合到I2C总线扩展电路204。因此，本实施例完全地使用现有的单一主系统微处理器202的驱动容量而同时把电力消耗减小到最小。
现在参考图5A和5B，曲线图示出与本发明相关的获益。图5A示出来自一个已有技术的单一微处理器系统的IC总线的波形测定的时钟(CLK)和数据(DAT)。在用于产生曲线500的已有技术装置中，总数为23的部件被单一微处理器直接地控制。如图5A中示出，波峰值502和504不是期望的正方形的峰值。即，与已有技术的单一微处理器系统相关的信号失真使得波形带来不需要的锯齿形状。
图5B示出来自耦合有根据本发明的一个阻抗隔离扩展电路204的单一主系统微处理器202的一个实施例的I2C总线的时钟(CLK)和数据(DAT)测定波形。同样，在该本发明的实施例中，总数为23的部件被单一微处理器202和I2C总线扩展电路204控制。如在图5B中示出，波峰值508和510具有被期望的一个更方的波形。就是说，本发明消除了与已有技术的微处理器系统相关的大量信号失真。
现在参考图6，示出根据本发明的一个实施例执行的步骤的流程图600。下列将被描述的步骤偶尔参考到图2的单元，以便更进一步阐明图6的步骤。如在步骤602中示出，本实施例首先提供单一的主系统微处理器202。
在步骤602，本实施例使用一个总线206把一个阻抗隔离扩展电路204连结到单一主系统微处理器202。如上面提到的，在本发明的实施例中，总线206是一个I2C总线。在另外一个实施例中，另外的部件240、242和244被直接地耦合到总线206。
随后在步骤604，本实施例把部件(例如部件208-238)耦合到阻抗隔离扩展电路204，使得部件208-238不直接地连接到总线206，并且使得部件208-238不在总线206上引入阻抗。在一个实施例中，在步骤604，I2C总线205被用于把部件208-238耦合到阻抗隔离扩展电路204。这样做时，本发明实现单一主系统微处理器202有效地操作并且没有严重的信号失真。结果是，即使当一个装置包括许多的部件时，单一主系统微处理器能够控制该装置(例如TV、HDTV、DVD播放器或其它消费电子装置)可靠和稳定地操作。
因此，本发明提供一种在一个设备中具有降低的系统微处理器的数目的方法和装置。另外，本发明提供一种实现上述技能的方法和装置，并且其中该设备不对于该系统微处理器提出过高的驱动要求。本发明更进一步提供一种方法和装置，实现上面两个双方的技能并且其中该设备不受到严重的信号失真。
本发明上述的特定的实施例的说明是针对实例和描述的目的。但是它们不意味着无遗漏的公开或把本发明限制到该明确的公开形式，并且按照上面的教导明显地可能有许多改进和变化。该实施例选择和描述的目的是为最好地解释本发明的原理以及实际应用，从而使本专业技术人员能够最好地使用本发明以及各种实施例进行适于具体使用打算的各种改进。本发明的保护范围由所附的权利要求以及其同等物所定义。
权利要求
1.具有减少的控制系统微处理器数目的一个装置，所说的装置包括单一主系统微处理器；阻抗隔离扩展电路；把所说的单一主系统微处理器耦合到所说的阻抗隔离扩展电路的总线；以及耦合到所说的阻抗隔离扩展电路的第一部件，使得所说的第一部件不直接地连接到所说的总线并且使得所说的第一部件不对于所说的总线引入阻抗负载。
2.根据权利要求1的装置还包括耦合到所说的总线的第二部件。
3.根据权利要求1的装置还包括一个第二总线，所说的第二总线把所说的第一部件耦合到所说的阻抗隔离扩展电路。
4.根据权利要求1的装置，其中所说的总线是I2C总线。
5.根据权利要求3的装置，其中第二所说的总线是I2C总线。
6.根据权利要求1的装置，其中所说的阻抗隔离扩展电路是I2C总线扩展电路。
7.根据权利要求1的装置，还包括耦合到所说的阻抗隔离扩展电路的多个所说的第一部件；和耦合到所说的总线的多个所说的第二部件。
8.根据权利要求1的装置，其中所说的装置是一种消费电子产品。
9.根据权利要求1的装置，其中所说的装置是一个高清晰度电视(HDTV)系统。
10.根据权利要求1的装置，其中所说的装置是一个数字视频视盘(DVD)系统。
11.使用单一主系统微处理器控制一个设备的方法，所说的方法包括步骤a)提供单一主系统微处理器；b)使用一个总线把一个阻抗隔离扩展电路耦合到所说的单一主系统微处理器；c)把第一部件耦合到所说的阻抗隔离扩展电路，使得所说的第一部件不直接地连接到所说的总线并且使得所说的第一部件不对于所说的总线引入阻抗负载。
12.如权利要求11的使用单一主系统微处理器控制一个装置的方法，其中步骤b)包括使用一个I2C总线把所说的阻抗隔离扩展电路耦合到所说的单一主系统微处理器。
13.如权利要求11的使用单一主系统微处理器控制一个装置的方法，其中步骤c)包括使用一个I2C总线把所说的第一部件耦合到所说的阻抗隔离扩展电路。
14.如权利要求11的使用单一主系统微处理器控制一个装置的方法，其中步骤c)包括把多个所说的第一部件耦合到所说的阻抗隔离扩展电路。
15.如权利要求11的使用单一主系统微处理器控制一个装置的方法，还包括步骤；d)把一个第二部件耦合到所说的总线。
16.如权利要求15的使用单一主系统微处理器控制一个装置的方法，其中步骤d)包括把所说的第二部件耦合到一个I2C总线。
17.如权利要求15的使用单一主系统微处理器控制一个装置的方法，其中步骤d)包括把多个所说的第二部件耦合到所说的总线。
18.如权利要求11的使用单一主系统微处理器控制一个装置的方法，其中所说的装置是一种消费电子产品。
19.如权利要求11的使用单一主系统微处理器控制一个装置的方法，其中所说的装置是一个高清晰度电视(HDTV)系统。
20.如权利要求11的使用单一主系统微处理器控制一个装置的方法，其中所说的装置是一个数字视盘(DVD)系统。
21.具有减少的控制系统微处理器数目的一个装置，所说的装置包括用于控制所说装置的操作的单一主处理装置；用于隔离阻抗的装置；用于把所说的单一主处理装置耦合到所说的用于阻抗隔离的所说的装置的总线装置；耦合到所说的用于阻抗隔离的装置的第一部件，使得所说的第一部件不直接地连接到所说的总线装置，并且使得所说的第一部件不对于所说的总线装置引入直接阻抗负载。
22.如权利要求21的装置，其中所说的总线装置是由I2C总线组成。
23.如权利要求21的装置，其中所说的用于阻抗隔离的装置是一个I2C总线扩展电路。
24.如权利要求21的装置还包括用于把所说的第一部件耦合到所说的用于阻抗隔离的装置的第二总线装置。
25.如权利要求24的装置，其中所说的第二总线装置是I2C总线。
26.如权利要求21的装置还包括耦合到所说的总线装置的一个第二部件。
27.如权利要求21的装置还包括耦合到所说的用于阻抗隔离的装置的多个所说的第一部件；和耦合到所说的总线装置的多个所说的第二部件。
28.如权利要求21的装置，其中所说的装置是一种消费电子产品。
29.如权利要求21的装置，其中所说的装置是一个高清晰度电视(HDTV)系统。
30.如权利要求21的装置，其中所说的装置是一个数字视盘(DVD)系统。
全文摘要
在设备中具有降低控制系统微处理器数目的方法以及装置。本发明包括单一主系统微处理器,阻抗隔离扩展电路。使用一个总线把该单一主系统微处理器和该阻抗隔离扩展电路耦合在一起。具有耦合多个部件的总线。将多个第二部件耦合到该阻抗隔离扩展电路,使得该多个第二部件不直接连接到总线并使得多个第二部件不对于该总线引入直接阻抗负载。
文档编号G06F3/00GK1274885SQ9911849
公开日2000年11月29日 申请日期1999年9月3日 优先权日1998年9月3日
发明者黄强 申请人:索尼电子有限公司