专利名称：用于采用差分信令的加速图形端口的方法和装置的制作方法
技术领域：
本发明涉及以下共同转让的共同未决美国专利申请的主题序号为08/873,347，申请日为1997年6月6日，题目为“用于具有差分信令的高性能PCI的新型连接器”；和序号为08/872,824，申请日为1997年6月6日，题目为“增强型高性能PCI”。这里引用上述共同未决申请之内容作为参考。
本发明一般涉及数据处理系统中的加速图形端口体系结构，具体而言，涉及用于加速图形端口体系结构的连接器。更具体地说，本发明涉及提供用于采用差分信令的加速图形端口体系结构的改良连接器。
在诸如工业标准体系结构(ISA)和扩展工业标准体系结构(EISA)之类的陈旧输入/输出(I/O)标准体系结构中，数据处理系统通常会经受数据瓶颈。当数据传输不能与数据处理系统内的处理部件或其他组件之需求并驾齐驱时，就出现上述瓶颈。人们开发了另一种可供选择的I/O体系结构，以通过提供更高的带宽总线来消除以上瓶颈。一种可供选择的办法是加速图形端口(AGP)，即一种连接标准，该标准描述了数据处理系统内的视频系统与其微处理器和存储器之间的一种新型的、高速数据总线连接。可以在加速图形端口接口规范修订版2.0，1998年5月4日(“现行AGP规范”)中找到现行AGP标准的机械、电气和操作特性，其中可从位于俄勒冈州波特兰市的加速图形端口实施论坛得到以上修订版。预计未来很长时间内会在数据处理系统中采用现行AGP规范和/或变体。
AGP体系结构是PC业界中低档图形设备到中档图形设备的新兴标准。AGP规范在PCI局域总线(PCI局域总线规范提供到内插板的处理器独立接口，其中内插板通常称为扩充插件板或扩充适配器)上提供许多增强功能，以提高与标准PCI体系结构相比能够实现的净数据吞吐量。以上改进包括拆分事务处理、深读流水线处理、在时钟的两个边缘对数据计时以及添加新的总线命令，从而可以出现同步事件，同步事务允许通常认为图形事务与处理器存储器存取无关，除非它们需要相关。由于AC交换特性限制，通常加速图形端口在其数据传输率方面的限制为当前的66MHz 32位宽的AGP(在两个时钟边缘对数据进行计时)，达到528MB/s的峰值传输率，当在四个时钟边缘对数据计时(选通)时达到1,056MB/s。然而，对于当今工作站需求下的众多高性能适配器而言，以上数据率是缓慢的。用于连接高级图形子系统的现有标准方法不能提供正确处理以下传输率的数据带宽，即在不采取图形与存储子系统的高度集成解决方案下处理高性能工作站图形需求所需的传输率。
因此，提供扩展加速图形端口(AGP)的装置，提供更高的传输率以满足当今和未来的高性能工作站图形需求是合乎需要的。如果增强型AGP的传输率达到AGP现有传输率的2-4倍，将AGP的峰值传输率提高到1.0-2.0GB/s或更高，也是有益的。
因此，本发明的目的在于提供用于数据处理系统的增强型加速图形端口体系结构。
本发明的另一目的在于提供具有较高传输率的增强型图形端口体系结构，以满足高性能工作站图形需求。
本发明的又一目的在于在支持现有图形端口连接的同时，提供采用差分信令的增强型加速图形端口体系结构以及其他增强功能。
依照以下说明实现上述目的。加速图形端口连接适用于差分信令。为各图形端口连接信号设置两条信号线，并且按照两条信号线之间电压差的极性或幅度对信息进行编码。增强型图形芯片和芯片集包括能够处理差分信令的驱动器和接收器。所得的加速图形端口体系结构支持在两个或四个边缘上对数据进行计时，以及源同步时钟控制。增强型加速图形端口体系结构还支持拆分事务、深读流水线处理以及添加新的总线同步命令。
在下述详细说明中，本发明的上述目的以及附加目的、特性和优点将更加明显。
附属权利要求书中称述了被认为是本发明特征的新颖特性。然而，通过连同附图一起参照下述示例性实施方式的详细说明，将更好地理解本发明本身、最佳方式、更多的目的以及其优点，其中附图为
图1描述实现本发明的最佳实施方式的数据处理系统；图2A-2B为数据处理系统内某一加速图形端口的信号线的比较图；图3A-3B描述数据处理系统内某一加速图形端口连接器的管脚布局的比较图；图4是采用根据本发明之最佳实施方式的差分信令的加速图形端口的双向信令网的框图；以及图5描述采用根据本发明之最佳实施方式的差分信令的增强型加速图形端口的可供选择的信令网。
现在参照各附图，特别是参照图1，图1描述实施本发明之最佳实施方式的数据处理系统的框图。例如，数据处理系统50可以为RS/6000TM系统，RS/6000TM系统为位于纽约州Armonk市的IBM公司的产品。因此，数据处理系统50包括微处理器100和主存储器104，微处理器100和主存储器104经由芯片集102互连。同时，主桥接器(“PCI主桥接器”)106被连接到芯片集102，前者提供芯片集102与ISA插槽108之间的接口。此外，主桥接器106在芯片集102与ISA插槽110之间提供类似接口，假设包括PCI到ISA的桥接器。PCI插槽106与ISA插槽110为未示出的外围设备提供连接。
图形芯片114被连接到芯片集102，前者提供视频显示或监视器116与芯片集102之间的逻辑电路与接口。如图1所示，加速图形端口118将图形芯片118直接连接到芯片集102。加速图形端口118的设计使数据处理系统50的图形芯片114与芯片集102直接连接，就如同对待微处理器100、PCI桥接器106和主存储器104一样。请注意，加速图形端口118只在两种设备之间运行。对于加速图形端口系统118而言，芯片集102为目标设备并且由连接至另一端的图形芯片114控制加速图形端口118的传送，其中处理AGP事务时图形芯片114为主设备。加速图形端口118提供用于在专用帧缓冲器112与主系统存储器104之间传送大块数据的快速通道。该系统通常使用穿过加速图形端口118的直接存储器存取传送，以便将系统存储器104中的位图象数据传送到帧缓冲区112。根据本发明的最佳实施方式，图1中描述的至少一个图形芯片和芯片集对实现增强型AGP总线体系结构。同时支持加速图形端口118体系结构的功能操作，如具有独立地址线路和数据线路的流水线存储器。增强型加速图形端口118体系结构支持32位的地址/数据总线，并且如果能够提供用于该支持的管脚数的话，可以支持64位的地址/数据总线。
虽然支持大部分加速图形端口118体系结构协议，但增强型加速图形端口118体系结构在芯片集102和图形芯片104之间采用差分信令。因此，增强型加速图形端口118体系结构中的每个信号需要两条信号线。因此，根据本发明的最佳实施方式，必须限定增强型加速图形端口体系结构的新型连接器。添加差分信令环境应对加速图形端口协议透明，并且可以实现增加的频率，按比例增加到的最大频率由所选的驱动器/接收器技术决定。当在较高频率下运行时，必须根据采用的驱动器/接收器技术以及所选的实际最高频率，调整加速图形端口的定时需求。
现在参照图2A和图2B，该图说明数据处理系统内底板或适配卡上的信号线的比较图。图2A说明采用常规信号线的结果。加速图形端口体系结构当前采用的常规单端信号检测要求检测相对于地的信号电平(高或低)。信号线202和204与地206之间的电容性交叉耦合产生电磁场208。因此，在总线上传送信息期间，由于充放总线电容而耗费能量。信号线之间也可能交叉耦合或干扰，从而产生噪声问题。
图2B说明根据本发明之最佳实施方式的增强型加速图形端口内的底板或适配卡的信号线对排列。所示的信号线对排列适用于基于加速图形端口的系统和其他系统。采用差分信号线对210a-210b和212a-212b，而不是加速图形端口体系结构中当前使用的常规单端信号线。差分信号要求每个信号两条线路，并且通过检测两条信号线之间的电压差的极性或幅度传送信息。
信号线对210a-210b和212a-212b最好传送幅度相等极性相反的信号。即，如果信号线210a传送+1V的信号，则信号线210b同时传送-1V的信号。因此，可以忽略信号线对(如信号线对210a-210b)与地206之间的电磁场，这是由于信号线210a与地206之间的电磁场消除了另一信号线210b与地206之间的电磁场的缘故。只有信号线对中的信号线之间(如信号线210a与信号线210b之间)的电磁场214有效。如图所示，信号线对中的差分信号线之间形成的电磁场，远远小于常规单端信号线与地之间的电磁场，并且是更局部化的。因此，与常规信令环境相比，传送信息只需要很低的信号跃迁。在传送信息期间，总线充放电容耗费的能量较少。此外，采用差分信令能够提高噪声抗扰性，并且能够达到更高的传输率。在数据处理系统所采用的母板或内插式适配卡上，以尽可能接近的方式，对差分信号线对210a-210b和212a-212b中的每一信号线对进行布线。这样确保在芯片集与图形芯片之间实现差分信令的优点—消除信号线与地或信号线与其他信号线之间的交叉耦合影响。
现在参照图3A和图3B，该图描述数据处理系统内加速图形端口连接器的管脚布局的比较图。图3A描述常规信号管脚排列。如图所示，信号管脚304和306与接地管脚308之间的电磁场302可能是显著的。图3B描述根据本发明之最佳实施方式的增强型加速图形端口的差分信号对排列。所描述的连接器管脚排列适用于基于加速图形端口的系统和其他系统。为了利用差分信令的优点，也为了信号质量，使连接器中构成差分对的两个管脚中的每个管脚彼此相邻。与图2B中的信号线排列类似，信号管脚对312a-312b与314a-314b之间的电磁场310远远小于采用常规信号管脚排列的加速图形端口连接中存在的电磁场，并且是更局部化的。
现在参照图4，该图表示采用根据本发明之最佳实施方式的差分信令的增强型加速图形端口的双向信令网的框图。需要双向能力的增强型加速图形端口中的所有地址/数据信号线均可以采用此种类型的信令网。信令网402在输入/输出404接收并传送增强型加速图形端口主控器和/或目标控制器(未示出)的单端信号。总线主控器可以为能够作为加速图形端口主控器的图形板或任何其他图形芯片。信令网407在输入/输出406传送并接收增强型加速图形端口主控器和/或目标控制器(未示出)的单端信号。根据本发明的总线目标控制器通常为AGP事务的芯片集。根据本发明的总线主控器和总线目标控制器均采用增强型加速图形端口限定。
将输入404连接到与加速图形端口主控器和/或目标控制器有关的单端至差分驱动器408，驱动器408根据本领域中的熟知方法将单端信号转换为差分信号。驱动器408在差分信号线对410a-410b上传送差分信号。传送的差分信号可以以多种方式指示不同状态。例如，可以利用其幅度为常量而方向改变(如电压差的极性反向)的差分信号线对410a-410b上的电压差来限定两种不同状态。第一极性可以表示第一状态(“高”)而相反极性表示第二状态(“低”)。做为选择，差分信号线对410a-410b上的电压差其方向(极性)可以保持不变，而改变相反方向上的幅度，以第一幅度表示第一状态，第二幅度表示第二状态。然而，在每种情况中，作用于差分信号线对410a-410b的电压应具有相同的幅度变化以及相对于她的相反方向，从而实现消除效果。
同时，将差分信号线对410a-410b连接到与加速图形端口主控器和/或目标控制器有关的接收器412，接收器412利用本领域中的熟知方法将差分信号转换为单端信号。在输出406上将作为结果的单端信号传送到加速图形端口主控器和/或目标控制器。由于此例需要双向信令，所以将与加速图形端口目标控制器有关的第二驱动器414连接到输出406和差分信号线对410a-410b。驱动器414在输出406接收加速图形端口目标控制器的单端信号，并且在差分信号线对410a-410b传送对应的差分信号。将与加速图形端口主控器有关的接收器416连接到差分信号线对410a-410b和输入404，以便将接收的差分信号转换为单端信号，并将该单端信号传送到加速图形端口主控器。驱动器408和414以及接收器412和416各自包括一个启用信号输入，以防止各自的设备进行传送或接收(除非确认)。作用于以上启用信号输入的信号是协调的，以确保在给定总线周期内只有一个驱动器进行传送。
除交叉耦合外，现有加速图形端口体系结构中采用的常规单端信号线具有的另外问题是反射信令。在信号线上使用平衡负载能消除反射，并且导致一个入射信令。因此，包括与加速图形端口主控器或目标控制器有关的驱动器/接收器对的各收发器418和420，在到达差分信号线对410a-410b的连接线路上包括一个电阻性负载。电阻性负载包括连接在上部电源电压与一条差分信号线410a之间的电阻R1，连接在底部电源电压与另一条差分信号线410b之间的电阻R2，以及连接在差分信号线410a和410b之间的电阻R3。选择R1、R2和R3的值以确保差分信号线对410a-410b经历的负载大致保持平衡和常量，而不管收发器418或420中的哪一个收发器正在传送，哪一个收发器正在接收。
驱动器/接收器对408和416最好在加速图形端口内，而驱动器/接收器对412和414最好在加速图形端口接口芯片内(如在图形芯片上)。收发器418内的终端电阻R1、R2和R3位于母板上，在本例中靠近加速图形端口。收发器420内的电阻网R1、R2和R3也在母板上，位于加速图形端口的末端。
参看图5，该图描述采用根据本发明之最佳实施方式的差分信令的增强型加速图形端口的可供选择的信令网。可以将以上比较简单的信令网用于不需要双向能力的信号线。信令网502在连接到驱动器506的输入504接收总线主控器(未示出)的单端信号。驱动器506将单端信号转换为差分信号，并在差分信号线对508a-508b上传送差分信号。连接到差分信号线对508a-508b接收器510将差分信号转换为单端信号，并在输出512上将单端信号传送到总线主控器和/或目标控制器(未示出)。
与驱动器506和接收器510有关的电阻性负载确保将差分信号线时508a-508b连接到平衡负载。这是由位于驱动器506之内连接在上部电源电压和差分信号线508a之间的电阻Ra、连接在底部电源电压和差分信号线508b之间的电阻Rb、以及连接在差分信号线508a和508b之间的电阻Rc实现的。类似的电阻性负载配置与接收器510有关，尽管在接收器510处提供平衡电阻可能需要使用不同的电阻值Rx、Ry和Rz。
如上所述，本发明限定一种将当前加速图形端口连接的数据传输率提高到较高水平的装置。这是通过限定类似于加速图形端口连接器的新型连接器并将其更改为差分信令排列实现的。这需要对各现有信号管脚添加一个附加管脚，以提供差分信号对。以上更改采用加速图形端口规范中限定的相同加速图形端口和PCI协议，但使用差分信令代替传统的单端信令。
尽管参照最佳实施方式特别说明并描述了本发明，熟练的技术人员懂得，可以对其形式和细节进行各种更改而并不背离本发明之实质和范围。
权利要求
1.一种提高数据处理系统中加速图形端口性能的方法，该方法包括为各图形端口信号提供两条总线；以及在所述两条总线的每条总线之间使用差分信令，其中可以提高所述图形端口的性能。
2.权利要求1的方法，还包括在从系统芯片集和图形芯片组成的组中选择的线路板上，以相互接近的方式，对各图形端口信号的所述两条总线进行布线。
3.权利要求1的方法，其中所述在所述两条总线的每条总线之间使用差分信令的步骤还包括依据所述两条总线之间的第一方向上的电压差，发出第一状态信号；以及依据所述两条总线之间的第二方向上的所述电压差，发出第二状态信号。
4.权利要求1的方法，所述在所述两条总线的每条总线之间使用差分信令的步骤还包括依据具有第一幅度的所述两条总线之间的电压差，发出第一状态信号；以及依据具有第二幅度的所述两条总线之间的所述电压差，发出第二状态信号。
5.权利要求1的方法，还包括向连接到所述增强型图形端口和芯片集的设备提供一个差分驱动器。
6.权利要求1的方法，还包括向连接到所述增强型图形端口和芯片集的设备提供一个差分接收器。
7.权利要求1的方法，还包括支持所述增强型图形端口上深读流水线处理事务的拆分数据事务。
8.权利要求1的方法，还包括对所述增强型图形端口上的数据事务使用同步命令。
9.权利要求1的方法，还包括对所述增强型图形端口上的数据事务使用排序命令。
10.一种用于提高数据处理系统中加速图形端口性能的装置，该装置包括用于为各图形端口和芯片集信号提供两条总线的连接装置；以及用于在所述两条总线之间使用差分信令的信令装置，其中可以提高所述图形端口和所述芯片集的性能。
11.权利要求10的装置，其中所述连接装置还包括连接装置在线路板上以相互接近的方式，对各所述图形端口和所述芯片集信号的所述两条总线进行布线。
12.权利要求10的装置，其中所述信令装置还包括依据所述两条总线之间的第一方向上的电压差，发出第一状态信号的装置；以及依据所述两条总线之间的第二方向上的所述电压差，发出第二状态信号的装置。
13.权利要求10的装置，其中所述信令装置还包括依据具有第一幅度的所述两条总线之间的电压差，发出第一状态信号的装置；以及依据具有第二幅度的所述两条总线之间的所述电压差，发出第二状态信号的装置。
14.权利要求10的装置，还包括向连接到所述增强型图形端口和所述芯片集的设备提供差分驱动器的装置。
15.权利要求10的装置，还包括向连接到所述增强型图形端口和所述芯片集的设备提供差分接收器的装置。
16.权利要求10的装置，还包括用于支持所述增强型图形端口上深读流水线处理事务的拆分数据事务的装置。
17.权利要求10的装置，还包括对所述增强型图形端口上的数据事务使用同步命令的装置。
18.权利要求10的装置，还包括对所述增强型图形端口上的数据事务使用排序命令的装置。
19.数据处理系统中的一种增强型加速图形端口，包括所述数据处理系统中系统芯片集内的差分驱动器；所述数据处理系统中图形芯片内的差分接收器；以及将所述差分驱动器连接到所述差分接收器的若干导线对，各导线对传送其电压幅度相同方向相反的信号，其中所述数据处理系统包含能够进行高频、高带宽操作的增强型图形端口。
20.权利要求19的增强型加速图形端口，该端口还包括所述系统芯片集内的差分接收器；以及所述图形芯片内的差分驱动器，其中所述若干导线对将所述系统芯片集内的所述差分接收器连接到所述图形芯片内的所述差分驱动器。
全文摘要
一种适用于差分信令的加速图形端口连接。为各图形端口和芯片集连接提供两条信号线,并且按照两条信号线之间电压差的极性或幅度对信息进行编码。增强型图形芯片和芯片集包括能够处理差分信令的驱动器和接收器。作为结果的加速图形端口体系结构支持产生在两个边缘上对数据计时以及源同步时钟控制。增强型加速图形端口体系结构还支持拆分事务、深读流水线处理以及添加新的总线同步命令。
文档编号G06F3/14GK1254130SQ9912346
公开日2000年5月24日 申请日期1999年11月11日 优先权日1998年11月12日
发明者鲍尔·李·克鲁塞尔, 理查德·艾伦·凯利, 丹尼·马文·尼尔 申请人:国际商业机器公司