专利名称：存储器模组控制装置的制作方法
技术领域：
本发明涉及一种存储器模组装置，特别是涉及一种高速存储器模组的控制装置。
存储器是在计算机系统具有极重大地位的构件，目前应用最为广泛的是一种称为动态随机存取存储器(dynamic random access memory，简称DRAM)的存储装置。近年来，DRAM技术呈现戏剧性的发展。存储器元件的密度由每一芯片(chip)容量为一千位(1K bits)到六十四百万位(64M bits)，然而DRAM的效能却没有像其容量般有大幅的改进。尤其甚者，目前微处理器(micro processor)效能速度的快速，使得微处理器与存储器之间的效能很难匹配起来。因此，许多复杂且昂贵的存储器控制存取系统便被发展出来，用以增加存储器的效能如同步随机存取快取存储器(synchrotron randomaccess memory caches，SRAM caches)与DRAM并列阵列(parallel arrays ofDRAMs)等数种技术。
为了解决存储器的效能问题与降低技术的困难度，Rambus公司发展出一种存储器中芯片对芯片(chip to chip)的总线技术以及其对应的控制介面，并且定义出此种存储器模组的规格。此种总线控制技术称之为直接Rambus通道(direct Rambus channel)，其可以将存储器芯片连接到如微处理器、图形处理器(graphics processor)、以及ASICs等。此种通道仅用少数的高速信号来搭载所有的位址、数据以及控制信号。运用此种规格与技术所衍生出来的存储器模组便称为Rambus动态随机存取存储器模组(RambusDRAM module)或称为RIMM。
图1A至图1C所示，其分别绘示四通道、二通道与单一通道的直接Rambus通道的存储器控制介面。存储器芯片10经由直接Rambus通道12直接连接到存储器控制器14上的控制介面16。由附图可知，此种技术的存储器模组中的所有的芯片组10都是由一条通道12所串接起来。每一条通道的数据传输速率最低为1．6GB字节，故图1A到图1C的数据传输速率便分别为6．4GB字节、3．2GB字节以及1．6GB字节。因此，RIMM存储器模组具有高效能与低成本的优点。
虽然RIMM存储器模组具有上述的优点，然其需要极高的系统工作频率，其频率高达400MHz，方能使RIMM存储器模组正常的工作。因此，存储器模组的终端必须要有适当的终端器(terminator)方能防止高频信号的反射。
参照图2A，三个RIMM存储器模组20a、20b与20c插入存储器插槽后，由通道24将各模组之间的存储器芯片22a、22b与22c完全串接在一起。模组20a由通道24连接到存储器控制器26上的控制介面26a，而最后一模组20c以通道连接到终端器28与时钟脉冲产生器29，如此便在存储器控制器26、存储器模组以及终端器28之间构成一完整的信号通路。然而，如果存储器模组的插槽并未完全插满，如图2B所示，仅插上其中一条时，存储器控制器26、存储器模组以及终端器28之间便无法构成一完整的信号通路。公知的技术是将未插上存储器模组的插槽插上两片虚拟RIMM模组(dummy RIMM module)20b′与20c′。虚拟RIMM模组20b′与20c′上面并没有存储器的芯片，其仅仅提供信号通路，使存储器控制器26、存储器模组20a与终端器28和时钟脉冲产生器29之间能构成一完整的信号通路，用以传递控制存储器的位址、数据以及控制信号。
由上述可知，公知的技术为了解决信号完整连接的问题，将未插存储器模组的插槽插上替代的虚拟存储器模组。如此，便有占用存储器插槽的问题。另外，若要新增存储器模组也会有拆装不方便的问题。此外，利用虚拟存储器模组会更增加成本。
因此本发明的目的就是提供一种存储器模组控制装置，其可以使用最简单的方法来达到存储器模组与终端器以及时钟脉冲产生器之间完整的信号连接。
本发明的另一目的就是在提供一种存储器模组控制装置，其可以自动检测到哪一个存储器模组插槽上有插存储器模组，而自动将存储器模组与终端器之间信号通路连接起来。
为达上述与其他的目的，本发明提供一种存储器模组控制装置，其简述如下本发明的装置是可以用来检测一个计算机系统中的存储器插槽的使用状况，并将存储器模组自动连接到终端装置，以构成一完整的信号传送通道。该存储器模组控制装置至少包括一多路转换器、一自动检测电路与一终端装置。系统的各个存储器插槽分别传送一信号给自动检测电路，由此电路来判断每一个插槽的使用状态，并且输出一状态信号给多路转换器，做为控制信号。
各存储器插槽也输出信号给多路转换器的输入端。多路转换器的输出端则连接到终端装置。由自动检测电路传送给多路转换器的控制信号，多路转换器可以选择其中一个输入端连接到多路转换器的输出端。因此，最后一个插有存储器模组的插槽的输出信号便可以自动连接到终端装置上，构成一完整的数据信号与时钟脉冲信号的传输通道。故不必在位插有存储器模组的插槽插上虚拟存储器。
本发明的存储器模组控制装置，包括一存储器控制装置；一第一、一第二与一第三插槽，分别具有一信号输入端与一信号输出端，该第一插槽的该信号输出端耦接到该第二插槽的该信号输入端，该第二插槽的该信号输出端耦接到该第三插槽的该信号输入端，且该第一、该第二与该第三插槽形成一串接结构，该第一插槽的该信号输入端则耦接到该存储器控制装置；一多路转换器，具有一第一、一第二与一第三输入端以及一输出端，该第一、该第二与该第三插槽的该输出端还分别耦接到该多路转换器的该第一、该第二与该第三输入端；一终端装置，耦接到该多路转换器的该输出端；以及一自动检测电路，耦接到该第一、该第二与该第三插槽，用以检测使用状态，以输出一状态信号到该多路转换器，用以选择该第一、该第二与该第三插槽的该信号输出端的其中之一，以使得输出信号得以传送到该终端装置。
本发明的存储器控制装置，以一简单的控制电路便可以达到终端装置自动连接到最后一个存储器模组，构成完整的信号传输通道。因此，整体的成本便因而降低，使得其应用产品更具有市场的竞争特性。
再者，因为不需要如公知技艺一般，使用虚拟存储器模组，所以任何使用者可以轻易拆装存储器模组，不必考虑终端器的连接。终端器是可以由系统自动决定应该连接到正确的位置。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
图1A到图1C分别为四通道、二通道与单一通道的直接Rambus通道的存储器控制介面的示意图2A为存储器控制器、存储器模组与终端器之间信号通路的连接示意图；图2B为公知技术以虚拟存储器模组来代替存储器模组以完成存储器控制器、存储器模组与终端器之间信号通路的连接示意图；图3为本发明的存储器模组控制装置的较佳实施例图4为本发明的存储器模组控制装置的另一较佳实施例。
参照图3，其为依照本发明的一种存储器模组控制装置的结构方块图。
存储器控制装置是一种适用于直接Rambus通道动态随机存取存储器(direct Rambus channel DRAM)规格或称为RIMM规格的信号终端器控制装置。其可以应用于一般的计算机系统中。
如图3所示，以PENTIUM Ⅱ等级计算机为例，其CPU具有可以控制三组如RIMM存储器模组的能力。存储器的存取控制是由存储器控制器30所控制，存储器控制器30可以传送关于存储器位址、数据、控制信号以及时钟脉冲信号的多个信号，借此可以选择存取RIMM存储器模组中的其中一个存储器芯片进行存取控制。三组存储器模组是可分别插入如图所示的第一、第二与第三插槽32a、32b与32c。插槽32a、32b与32c分别具有信号输入端A1～A3与信号输出端B1～B3。第一插槽32a的信号输出端B1耦接到第二插槽32b的信号输入端A2，且第二插槽32b的信号输出端B2耦接到第三插槽32c的信号输入端A3。上述的第一、第二与第三RIMM存储器插槽32a、32b与32c便形成一串接结构(castcade)，第一插槽32a的信号输入端A1则耦接到存储器控制装置30。
上述的信号端之间的连接是以一总线(bus)来连接，在本发明中是以直接Rambus通道(direct Rambus channel)来做为介面总线，用以传送存储器位址、数据、控制信号以及时钟脉冲信号的多数信号。
多路转换器34，具有第一、第二与第三输入端X1、X2与X3以及输出端Y。三组插槽32a、32b与32c的输出端B1～B3则分别耦接到多路转换器34的第一、第二与第三输入端X1、X2与X3。终端装置36，耦接到多路转换器34的输出端Y。自动检测电路38的输入端分别耦接到三组插槽32a、32b与32c上，用以检测插槽使用状态，判断是否有插上RIMM存储器模组，并且输出一状态信号到多路转换器34，用以选择三组插槽32a、32b与32c的其中一个信号输出端B1、B2或B3所传送的信号，以使得输出信号得以传送到终端装置36。上述的终端装置36还可以包括终端器以及时钟脉冲产生器。时钟脉冲产生器是一可以产生高频时钟脉冲的电路，其可产生高达400MHz的工作频率以驱动RIMM存储器模组。
自动检测电路38的输入端可以接到各个插槽的接脚的接地端，用以判断RIMM存储器模组是否插到插槽之中。
当仅有一插槽，如插槽32a，插上存储器时，此时检测电路38会测到插槽32b、32c为空接，故输出状态信号告知多路转换器34选择插槽30a的输出端的输出信号连接到输出端Y，因此终端装置36便自动连接到第一插槽所插的存储器模组，而构成完整的信号通路。同理可使，当插两条存储器到插槽32a与32b时，多路转换器34便因检测电路38的作用而选择输入端X2做为与输出端Y之连接。当插槽32a、32b与32c全插满RIMM存储器模组时，输入端X3便连接到输出端Y。
由上所述，本发明的存储器模组控制装置通过简单的电路可以自动检测到插槽的使用状态，故能够自动将最后一组存储器模组连接到终端装置上，而不需要像公知一般需要额外的虚拟存储器模组插在未使用的插槽之上。因此可以节省成本与存储器快速换装的优点。亦即，只要直接插上存储器模组后，系统便会自动判断终端装置应该连接到哪一个插槽上的信号输出端。
上述实例是以三条存储器插槽为例，但实际应用或可以使用于具有多个插槽的存储器系统。
在第一实施例中所述的装置，对使用者而言是方便的。然而多路转换器必须切换许多信号，如存储器位址、数据、控制信号与时钟脉冲信号等，因此，多路转换器的电路设计便显得很复杂。再者，成本也会较高。本实施例所提出的控制装置结构是一个可以简化多路转换器电路的结构。多路转换器仅仅用于切换时钟脉冲信号，所以其内部电路便可以大为简化。然而，需要多一个特别设计的虚拟存储器模组(dummy RIMM module)。此虚拟存储器模组包括一终端器电路以及一时钟脉冲回路。
参照图4，其为本发明的存储器模组控制装置的另一较佳实施例。
如图所示，仍以PENTIUM Ⅱ等级计算机为例，其CPU具有可以控制三组如RIMM存储器模组的能力。存储器的存取控制是由存储器控制器40所控制，存储器控制器40可以传送关于存储器位址、数据、控制信号以及zz时钟脉冲信号的多数信号，借此可以选择存取RIMM存储器模组中的其中一个存储器芯片进行存取控制。三组存储器模组是可分别插入如图所示的第一、第二与第三插槽42a、42b与42c。插槽42a、42b与42c分别具有信号输入端A1～A3与信号输出端B1～B3。第一插槽32a的信号输出端B1耦接到第二插槽32b的信号输入端A2，且第二插槽42b的信号输出端B2耦接到第三插槽42c的信号输入端A3。上述的第一、第二与第三RIMM存储器插槽42a、42b与42c便形成一串接结构(castcade)，第一插槽42a的信号输入端A1则耦接到存储器控制装置40。
此外，各个插槽还具有时钟脉冲输入端C1～C3与时钟脉冲输出端D1～D3，其中插槽42a的时钟脉冲输入端C1耦接到该存储器控制器40且时钟脉冲输出端D1耦接到插槽42b的时钟脉冲输入端C2。多路转换器44，具有第一与第二输入端X1、X2以及一输出端Y，输出端Y耦接到第二插槽42b的时钟脉冲输出端D2，且第一输入端X1耦接到第三插槽42c的时钟脉冲输入端C3。第一终端装置46，耦接到第三插槽42c的信号输出端B3。第二终端装置48，耦接到第三插槽42c的时钟脉冲输出端D3与多路转换器44的第二输入端X2。
自动检测电路50，具有第一与第二信号输入端E、F分别耦接到第二插槽42b与第三插槽42c，用以检测第二与第三插槽42b、42c的使用状态，借以输出一状态信号到多路转换器44。当状态信号判断一虚拟存储器模组插在第二插槽42b时，多路转换器44便选择第二输入端X2连接到输出端Y；而当状态信号判断虚拟存储器模组插在第三插槽42c时，多路转换器44便选择第一输入端X1连接到输出端Y。由此可以完成存储器模组一完整的时钟脉冲信号通路。
由上所述，本发明的存储器模组控制装置由简单的电路并且配合一特殊设计的虚拟存储器模组，便可以自动检测到插槽的使用状态，故能够自动将最后一组的虚拟存储器模组连接到时钟脉冲终端装置上。多路转换器仅需要做时钟脉冲信号的选择，因此其内部电路设计也较为简单。因此可以节省成本。即，只要直接插上存储器模组后，并在最后插上特殊设计的虚拟存储器模组，系统便会自动判断时钟脉冲终端装置应该连接到哪一个插槽上的时钟脉钟信号输出端。
上述的实例是以三条存储器插槽为例，但实际应用或可以使用于具有多个插槽的存储器系统。
因此，本发明的特征是利用简单的多路转换器与自动检测电路，得以判断出终端装置应该连接到哪一条存储器插槽，而不需要将未使用的插槽插满虚拟存储器模组。
本发明的另一特征是利用简单的多路转换器与自动检测电路以及一条特殊设计的虚拟存储器模组，其可以自动检测出插槽的使用状态，而将虚拟存储器模组的时钟脉冲信号输出连接到时钟脉冲终端器上。
本发明的再一特征是电路简单且容易制作，所以可以降低成本。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围应当以权利要求范围所界定的为准。
权利要求
1．一种存储器模组控制装置，包括一存储器控制装置；一第一、一第二与一第三插槽，分别具有一信号输入端与一信号输出端，该第一插槽的该信号输出端耦接到该第二插槽的该信号输入端，该第二插槽的该信号输出端耦接到该第三插槽的该信号输入端，且该第一、该第二与该第三插槽形成一串接结构，该第一插槽的该信号输入端则耦接到该存储器控制装置；一多路转换器，具有一第一、一第二与一第三输入端以及一输出端，该第一、该第二与该第三插槽的输出端还分别耦接到该多路转换器的该第一、该第二与该与第三输入端；一终端装置，耦接到该多路转换器的该输出端；以及一自动检测电路，耦接到该第一、该第二与该第三插槽，用以检测使用状态，以输出一状态信号到该多路转换器，用以选择该第一、该第二与该第三插槽的该信号输出端的其中之一，以使得输出信号得以传送到该终端装置。
2．如权利要求1所述的存储器模组控制装置，其中该终端装置还包括一终端器与一时钟脉冲产生器。
3．如权利要求2所述的存储器模组控制装置，其中该时钟脉冲产生器产生一频率为400MHz的高频信号。
4．如权利要求1所述的存储器模组控制装置，其中该第一、该第二与该第三插槽间的串接、该信号输出端与该多路转换器的输入端之间的耦接与该第一插槽与该存储器控制器之间的耦接是以一介面总线来完成。
5．如权利要求4所述的存储器模组控制装置，其中该介面总线是满足直接Rambus通道规格的总线。
6．如权利要求1所述的存储器模组控制装置，其中所述存储器插槽是做为满足直接Rambus存储器规格的存储器模组。
7．一种存储器模组控制装置，包括一存储器控制装置；一第一、一第二与一第三插槽，该第一、该第二与第三插槽分别具有一信号输入端与信号输出端，以及一时钟脉冲输入端与一时钟脉冲输出端，其中该第一插槽的信号输入端耦接到该存储器控制装置且该信号输出端耦接到该第二插槽的该信号输入端，该第二插槽的该信号输出端则耦接到该第三插槽的该信号输入端，并且该第一插槽的该时钟脉冲输入端耦接到该存储器控制装置且该时钟脉冲输出端耦接到该第二插槽的该时钟脉冲输入端；一多路转换器，具有一第一与一第二输入端以及一输出端，该输出端耦接到该第二插槽的该时钟脉冲输出端，且该第一输入端耦接到该第三插槽的时钟脉冲输入端；一第一终端装置，耦接到该第三插槽的该信号输出端；一第二终端装置，耦接到该第三插槽的时钟脉冲输出端与多路转换器的第二输入器；以及一自动检测电路，具有一第一与一第二信号输入端分别耦接到该第二插槽与该第三插槽，用以检测该第二与该第三插槽的使用状态，以输出一状态信号到该多路转换器，当该状态信号判断一虚拟存储器模组插在该第二插槽时，该多路转换器便选择该第二输入端便连接到该输出端，而当该状态信号判断一虚拟存储器模组插在该第三插槽时，该多路转换器便选择该第一输入端连接到该输出端。
8．如权利要求7所述的存储器模组控制装置，其中该第二终端装置还包括一时钟脉冲终端器与一时钟脉冲产生器。
9．如权利要求8所述的存储器模组控制装置，其中该时钟脉冲产生器产生一频率为400MHz的高频信号。
10．如权利要求7所述的存储器模组控制装置，其中该第一终端装置是一数据总线终端器。
11．如权利要求7所述的存储器模组控制装置，其中该第一、该第二与该第三插槽的串接，以及该第一插槽与该存储器控制器之间的耦接是以一介面总线来完成。
12．如权利要求11所述的存储器模组控制装置，其中该介面总线是满足直接Rambus通道规格的总线。
13．如权利要求7所述的存储器模组控制装置，其中该虚拟存储器模组包括一终端器电路与一时钟脉冲回路。
14．一种存储器模组控制装置，包括一存储器控制装置；多个插槽，各所述插槽具有一信号输入端与一信号输出端，前一级的该插槽的该信号输出端耦接到后一级的该插槽的该信号输入端，所述插槽形成一串接结构，所述插槽中的一第一个插槽的该信号输入端则耦接到该存储器控制装置；一多路转换器，具有多个输入端与一输出端，各所述插槽的该输出端还分别耦接到该多路转换器的各所述输入端；一终端装置，耦接到该多路转换器的该输出端；以及一自动检测电路，耦接到各所述插槽，用以检测各所述插槽的使用状态，以输出一状态信号到该多路转换器，用以选择所述输入端所输入信号的其中之一，使得所述插槽其中之一的输出信号得以传送到该终端装置。
15．如权利要求14所述的存储器模组控制装置，其中该终端装置还包括一终端器与一时钟脉冲产生器。
16．如权利要求15所述的存储器模组控制装置，其中该时钟脉冲产生器产生一频率为400MHz的高频信号。
17．如权利要求14所述的存储器模组控制装置，其中所述插槽的串接、所述插槽的信号输出端与该多路转换器的所述输入端之间的耦接与该第一个插槽与该存储器控制器之间的耦接是以一介面总线来完成。
18．如权利要求17所述的存储器模组控制装置，其中该介面总线是满足直接Rambus通道规格的总线。
19．如权利要求14所述的存储器模组控制装置，其中所述存储器插槽是做为满足直接Rambus存储器规格的存储器模组。
全文摘要
一种存储器模组控制装置,至少具有一多路转换器、一自动检测电路与一终端装置。系统的各存储器插槽分别传送一信号给自动检测电路,由此电路判断每一插槽使用状态,输出一状态信号给多路转换器,做为控制信号。插槽输出信号给多路转换器的输入端。多路转换器的输出端连接到终端装置。自动检测电路传送给多路转换器的控制信号,多路转换器选择其中一输入端连接到多路转换器的输出端。最后一插有存储器模组的插槽的输出信号可自动连接到终端装置,构成完整数据信号与时钟脉冲信号的传输通道。
文档编号G06F12/00GK1294349SQ9912337
公开日2001年5月9日 申请日期1999年10月26日 优先权日1999年10月26日
发明者许先越 申请人:华硕电脑股份有限公司