专利名称：用于将非同步脉冲信号转换为同步脉冲信号的同步元件的制作方法
技术领域：
本发明涉及一种信号转换元件，特别是涉及一种用于将非同步脉冲信号转换为参考一时钟信号的同步脉冲信号的同步元件(synchronizationelement)。
随着半导体技术的进步，使得数字电路的复杂性越来越高，例如目前普遍使用的个人电脑，为了提高执行速度与效能，在系统中的各个子系统可以使用不同的时钟频率工作。如CPU(中央处理单元)工作的外部频率为66MHz或100MHz，而PCI接口的工作频率为33MHz或66MHz，或是经由PCI(外设连接接口)接口连接的网络接口是以10MHz或100MHz的频率工作。在此种多时钟频率的系统中，常用队列(queue)来传送数据，以提高效率。在队列的工作中即需要将非同步的控制信号转换为与其工作的参考时钟信号同步的控制信号，另外，不同工作频率的子系统间也需要此种信号转换的功能，才能正常地工作。
请参照
图1，其中示出一种同时使用两种频率工作的系统的方框图。
如图1所示，主机装置120与外围设备110通过队列装置130及140来传送数据。其中主机装置120工作时使用时钟信号CK1，而外围设备110工作时使用时钟信号CK2。外围设备110经信号DIN及控制信号PUSH将数据放入队列装置130中的队列135，主机装置120则经由信号DOUT及控制信号POP将队列135的数据读出。另一方面，主机装置120经信号DIN′及控制信号PUSH′(推)将数据放入队列装置140中的队列145，外围设备110则经由信号DOUT′及控制信号POP′将队列145的数据读出。
因为主机装置120与外围设备110工作时分别使用不同的参考时钟(CK1及CK2)，因此在队列装置130及140中，必须将主机装置120或外围设备110送出的非同步脉冲信号转换成参考其内部工作的时钟的同步脉冲信号，才能正确地工作。
要将参考不同时钟的脉冲信号转换成参考相同时钟的脉冲信号，传统的作法可利用格雷码(Gray code)的状态机(state machine)来完成，其利用一次只允许一个位变化来控制信号只能向一个方向变化的原理。但是此种以格雷码的状态机来完成信号同步的传统作法，只能解决将参考较低频率的时钟的脉冲信号转换成参考较高频率的时钟的脉冲信号的问题，也就是原始的输入信号的脉冲宽度必须大于新的参考时钟的周期。如果要将参考较高频率的时钟的脉冲信号转换成参考较低频率的时钟的脉冲信号，则无法以传统作法来完成。
本发明的目的在于提供一种将非同步脉冲信号转换为同步脉冲信号的同步元件，它对输入的脉冲信号宽度没有限制，能够将参考较高频率的时钟脉冲的脉冲信号转换成参考较低频率的时钟脉冲的脉冲信号。
因此本发明提供一种用于将非同步脉冲信号转换为同步脉冲信号的同步元件，其接收一输入信号及一时钟信号及输出一输出信号，并且接收一复位信号，用以将该输出信号复位。该同步元件包括一第一触发器、一第二触发器、一第三触发器、一第四触发器、一反相器、一NAND门(与非门)、一第一AND门(与门)、及一第二AND门。其中第一触发器、第二触发器、及第三触发器都具有一数据输入端、一时钟输入端、一复位输入端、及一状态输出端，而第四触发器具有一数据输入端、一时钟输入端、一复位输入端、及一互补状态输出端。
其中，第一触发器的时钟输入端耦接至该输入信号，第一触发器的数据输入端耦接至一高电位。第二触发器的数据输入端耦接至第一触发器的状态输出端，其时钟输入端耦接至时钟信号。第二触发器、第三触发器、及第四触发器的复位输入端都耦接至复位信号。
第一AND门的两个输入端分别耦接至第二触发器的状态输出端及第四触发器的互补状态输出端，第一AND门的输出端耦接至第三触发器的数据输入端。
第三触发器的时钟输入端耦接至该时钟信号，其状态输出端输出该输出信号。
第四触发器的数据输入端耦接至第三触发器的状态输出端，该时钟信号经该反相器耦接至第四触发器的时钟输入端。
NAND门的两个输入端分别耦接至第三触发器的状态输出端及第四触发器的互补状态输出端，第二AND门的两个输入端分别耦接至该复位信号及NAND门的输出端，第二AND门的输出端则耦接至第一触发器的复位输入端。
按照本发明的一优选实施例，其中该输入信号为一脉冲信号。另外，第一触发器、第二触发器、第三触发器、及第四触发器分别可以是一个D型触发器。
按照本发明的另一作法，提供一种用于将非同步脉冲信号转换为同步脉冲信号的同步元件，其接收一输入信号及一时钟信号及输出一输出信号，其中该输入信号为一脉冲信号，该同步元件包括一第一触发器、一第二触发器、一第三触发器、及一第四触发器。
其中，第一触发器接收该输入信号，其状态输出端的信号在该输入信号的前沿改变为另一状态(高电位)，例如，该输入信号的前沿为输入信号由低电位变为高电位的上升沿，而第一触发器的状态输出端的信号的原始状态为低电位，改变后的另一状态则为高电位。
第二触发器接收该第一触发器的状态输出端的信号，当该第一触发器的状态输出端的信号变为另一个状态后，在该时钟信号的随后的脉冲前沿，例如该时钟信号的脉冲前沿为时钟信号由低电位变为高电位的上升沿，将该第二触发器的状态输出端的信号改变为另一个状态，例如，第二触发器的状态输出端的信号的原始状态为低电位，改变后的另一状态则为高电位。
第三触发器接收该第二触发器的状态输出端的信号，该第三触发器的状态输出端的信号为该输出信号，当该第二触发器的状态输出端的信号变为另一个状态后，在该时钟信号的随后的脉冲前沿，将该第三触发器的状态输出端的信号改变为另一个状态，例如，第三触发器的状态输出端的信号的原始状态为低电位，改变后的另一状态则为高电位。
第四触发器接收该第三触发器的状态输出端的信号，在该第三触发器的状态输出端的信号改变状态后，在该时钟信号的随后的脉冲后沿，例如该时钟信号的脉冲后沿为时钟信号由高电位变为低电位的下降沿，将该第四触发器的状态输出端的信号改变为另一个状态，例如，第四触发器的状态输出端的信号的原始状态为高电位，改变后的另一状态则为低电位。
该第四触发器的状态输出端的信号送至该第一触发器及该第三触发器，当该第三触发器的状态输出端的信号变为另一个状态后，该第一触发器的状态输出端的信号恢复为原来的状态。并且在该时钟信号的随后的脉冲前沿，该第三触发器的状态输出端的信号恢复为原来的状态。
在该第一触发器的状态输出端的信号恢复为原来的状态后，在该时钟信号的随后的脉冲前沿，将该第二触发器的状态输出端的信号恢复为原来的状态。在该第三触发器的状态输出端的信号恢复为原来的状态后，在该时钟信号的随后的脉冲后沿，将该第四触发器的状态输出端的信号恢复为原来的状态。
按照以上本发明所提出的用以将非同步脉冲信号转换为同步脉冲信号的同步元件，可以不必限制输入的脉冲信号的宽度，只要输入信号是脉冲信号，即可将其转换为同步的脉冲信号，因此可以达到将参考较高频率的时钟的脉冲信号转换成参考较低频率的时钟的脉冲信号的功能。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文结合附图对本发明优选实施例，作详细说明如下。
图1是同时使用两种频率工作的系统的方框图。
图2是本发明的同步元件的电路图。
图3是本发明的同步元件工作的时序图。
标号说明110外围设备120主机装置130队列装置135队列140队列装置145队列200同步元件211、212、213、及214触发器221及222与(AND)门223与非(NAND)门224反相器请参照图2，其中示出按照本发明一优选实施例的一种用以将非同步脉冲信号转换为同步脉冲信号的同步元件(synchronization element)的电路图。
如图2所示，同步元件200用来将输入信号P1转换成与时钟信号CLK同步的输出信号P2，其中输入信号P1为脉冲(pulse)信号，其宽度并不限制为要比时钟信号CLK的周期长或短。复位信号RST则可用来复位(reset)输出信号P2，例如，当复位信号RST为低电位时，可将输出信号P2复位为低电位。
如图2所示，同步元件200由四个触发器211、212、213、与214、AND门221与222、NAND门223、及反相器224所构成，并且在此实施例中，四个触发器211、212、213、与214都使用D型触发器，当然，本领域技术人员也可使用不同的触发器来达到相同的功能。按照本实施例的电路图，假设所有触发器在时钟输入端CK的信号上升沿时将数据输入端D的信号锁存(latch)住，并且在其复位输入端R为低电位时，其状态输出端Q变为低电位，而其互补状态输出端QN变为高电位，另外，因为未用到触发器211、212、及213的互补状态输出端QN的信号，故予以省略未示出。
其中，触发器211的数据输入端D耦接至电源VDD，其时钟输入端CK则耦接至输入信号P1，因此当输入信号P1由低电位变为高电位的上升沿时，即输入信号P1的前沿，将会使触发器211的状态输出端Q变为高电位。
触发器212的数据输入端D耦接至触发器211的状态输出端Q，当触发器211的状态输出端Q变为高电位之后，在时钟信号CLK的随后的上升沿，即时钟信号CLK的下一个周期的前沿，触发器212的状态输出端Q也变为高电位。触发器212的状态输出端Q及触发器214的互补状态输出端QN分别耦接至AND门221的两个输入端，AND门221的输出端则耦接至触发器213的数据输入端D。假设触发器214的互补状态输出端QN的原始状态为高电位，因此当触发器212的状态输出端Q变为高电位后，AND门221的输出端也为高电位，在时钟信号CLK的随后的上升沿，触发器213的状态输出端Q将变为高电位，也就是输出信号P2变为高电位。
触发器213的状态输出端Q及触发器214的互补状态输出端QN分别耦接至NAND门223的两个输入端，因此当触发器213的状态输出端Q及触发器214的互补状态输出端QN同时为高电位时，NAND门223的输出端的电位将变为低电位。而AND门222的两个输入端分别耦接至复位信号RST及NAND门223的输出端，AND门222的输出端则耦接至触发器211的复位输入端R。因此当NAND门223的输出端的电位变为低电位后，AND门222的输出端的电位也跟着变为低电位，因此将使触发器211复位，触发器211的状态输出端Q即恢复为原始状态的低电位。
触发器214的数据输入端D耦接至触发器213的状态输出端Q，而时钟信号CLK则经反相器224耦接至触发器214的时钟输入端CK。因此当触发器213的状态输出端Q变为高电位后，在时钟信号CLK的随后的下降沿(即时钟信号CLK的脉冲后沿)，也就是在触发器214的时钟输入端CK的电位由低电位变为高电位的上升沿时，触发器214的互补状态输出端QN将变为低电位，连带地也使AND门221的输出端变为低电位。
触发器211的状态输出端Q变为低电位后，在时钟信号CLK的随后的上升沿时，触发器212的状态输出端Q恢复为原始状态的低电位，同时，因为AND门221的输出端为低电位，因此触发器213的状态输出端Q也恢复为原始状态的低电位，即输出信号P2返回到原始状态的低电位。
最后，在输出信号P2返回到低电位后，再经半个周期，在时钟信号CLK的下降沿，触发器214的互补状态输出端QN的电位恢复为原始状态的高电位。
综上所述，触发器211主要是用来捕捉输入信号P1的脉冲前沿，即在输入信号P1的上升沿将其锁存住，触发器212及213则可根据触发器211锁存住的状态产生与参考时钟信号同步的脉冲信号P2，触发器214用来使其他的触发器恢复为原来的状态，使输出信号P2只维持一个周期即关掉，恢复为原来的状态，AND门221与222及NAND门223则用来产生适合的控制信号来控制对应的信号。
另外，以上以正确逻辑来说明电路的工作，如果需要使用在负逻辑的系统时，只要加入适当的逻辑元件，如反相器，即可应用在负逻辑的系统。
为了更清楚地说明其工作过程，请参照图3，其中示出同步元件200的工作过程的各点信号的时序图。
如图3所示，为了使时序图容易阅读，以符号代表各点的信号，其中信号EVT为触发器211的状态输出端Q的信号，信号MTA为触发器212的状态输出端Q的信号，信号P2I为AND门221的输出端的信号，信号P2D为触发器214的互补状态输出端QN的信号，信号R2Z为AND门222的输出端的信号。另外，以时钟信号CLK的周期作为说明时序变化的参考。
如图3所示，输入信号P1在周期T0之后，出现一个宽度比时钟信号CLK的一个周期短的脉冲。在输入信号P1由低电位变为高电位的上升沿，即其前沿，触发器211捕捉到此变化，使其状态输出端Q的信号EVT变为高电位。
然后，在随后的周期T1的上升沿时，触发器212的状态输出端Q的信号MTA变为高电位，同时，因为触发器214的互补状态输出端QN的信号P2D为高电位，因此AND门221输出端的信号P2I也跟着变为高电位。
接着，在周期T2的上升沿时，由触发器213的状态输出端Q输出的输出信号P2变为高电位。因为触发器213的状态输出端Q(即输出信号P2)及触发器214的互补状态输出端QN(即信号P2D)都为高电位，因此经NAND门223及AND门222的组合逻辑输出的信号R2Z变为低电位，而使触发器211复位，使其状态输出端Q的信号EVT返回到低电位。
由于触发器213输出的输出信号P2为高电位，以及时钟信号CLK经反相器224送至触发器214的时钟输入端的作用，使得触发器214的互补状态输出端QN的信号P2D在周期T2中间的下降沿时变为低电位。同时，还使AND门221输出的信号P2I变为低电位。
最后，在周期T3的上升沿时，触发器212输出的信号MTA及触发器213输出的输出信号P2都返回为低电位。然后，再经半个周期，在周期T3中间的下降沿，触发器214的互补状态输出端QN的电位恢复为高电位。至此，一个信号的转换即告完成。
以下，讨论时序图中第二个信号的转换。
如图3所示，输入信号P1在周期T4的上升沿之前变为高电位，且维持一短暂时间后恢复低电位。当输入信号P1由低电位变为高电位的上升沿时，触发器211补捉到此变化，使其状态输出端Q的信号EVT变为高电位。
然后，在周期T4的上升沿时，触发器212的状态输出端Q的信号MTA变为高电位，同时，因为触发器214的互补状态输出端QN的信号P2D为高电位，使AND门221输出端的信号P2I也跟着变为高电位。
接着，在周期T5的上升沿时，由触发器213的状态输出端Q输出的输出信号P2变为高电位。因为触发器213的状态输出端Q(输出信号P2)及触发器214的互补状态输出端QN(信号P2D)都为高电位，因此经NAND门223及AND门222之后输出的信号R2Z变为低电位，而使触发器211复位，使其状态输出端Q的信号EVT回复为低电位。
由于触发器213输出的输出信号P2为高电位，且经反相器224的作用，使得触发器214的互补状态输出端QN的信号P2D在周期T5中间的下降沿时变为低电位。同时，也使AND门221输出的信号P2I变为低电位。
最后，在周期T6的上升沿时，触发器212输出的信号MTA及触发器213输出的输出信号P2都返回为低电位。然后，再经半个周期，在周期T6中间的下降沿，触发器214的互补状态输出端QN的电位恢复为高电位。至此，一个脉冲信号的转换即告完成。
依照上述的过程，不论输入的脉冲信号P1的周期的宽窄或是否与参考时钟信号CLK同步，同步元件200都可将输入信号P1捕捉住，然后产生与时钟信号CLK同步且周期宽度为一个时钟周期的输出信号P2。
从以上的讨论，可见本发明的用于将非同步脉冲信号转换为同步脉冲信号的同步元件具有下列优点，不必限制输入的脉冲信号的宽度，只要输入的是脉冲信号即可，因此可以解决将参考较高频率的时钟的脉冲信号转换成参考较低频率的时钟的脉冲信号的问题。
虽然以上对本发明的优选实施例作了描述，然其并非用来限制本发明，本领域技术人员，在不脱离本发明的精神和范围内，可以作出一些修改和变型，因此本发明的保护范围应当由后附的权利要求书来界定。
权利要求
1．一种用于将非同步脉冲信号转换为同步脉冲信号的同步元件，所述同步元件接收一输入信号与一时钟信号以及输出一输出信号，并且接收一复位信号，用于将所述输出信号复位，所述同步元件包括一第一触发器，具有一数据输入端、一时钟输入端、一复位输入端、及一状态输出端，所述第一触发器的时钟输入端耦接至所述输入信号，所述第一触发器的数据输入端耦接至一高电位；一第二触发器，具有一数据输入端、一时钟输入端、一复位输入端、及一状态输出端，所述第二触发器的数据输入端耦接至所述第一触发器的状态输出端，所述第二触发器的所述时钟输入端耦接至所述时钟信号，所述第二触发器的复位输入端耦接至所述复位信号；一第一与门，具有一第一输入端、一第二输入端、及一输出端，所述第一与门的第一输入端耦接至所述第二触发器的状态输出端；一第三触发器，具有一数据输入端、一时钟输入端、一复位输入端、及一状态输出端，所述第三触发器的数据输入端耦接至所述第一与门的输出端，所述第三触发器的时钟输入端耦接至所述时钟信号，所述第三触发器的复位输入端耦接至所述复位信号，所述第三触发器的状态输出端输出所述输出信号；一反相器，具有一输入端及一输出端，所述反相器的输入端耦接至所述时钟信号；一第四触发器，具有一数据输入端、一时钟输入端、一复位输入端、及一互补状态输出端，所述第四触发器的数据输入端耦接至所述第三触发器的状态输出端，所述第四触发器的时钟输入端耦接至所述反相器的输出端，所述第四触发器的所述复位输入端耦接至所述复位信号，所述第四触发器的互补状态输出端耦接至所述第一与门的第二输入端；一与非门，具有两个输入端及一输出端，所述两个输入端分别耦接至所述第三触发器的状态输出端及所述第四触发器的互补状态输出端；以及一第二与门，具有两个输入端及一输出端，所述两个输入端分别耦接至所述复位信号及所述与非门的输出端，所述输出端耦接至所述第一触发器的复位输入端。
2．如权利要求1所述的用于将非同步脉冲信号转换为同步脉冲信号的同步元件，其中所述输入信号为一脉冲信号。
3．如权利要求1所述的用于将非同步脉冲信号转换为同步脉冲信号的同步元件，其中所述第一触发器为一D型触发器。
4．如权利要求1所述的用于将非同步脉冲信号转换为同步脉冲信号的同步元件，其中所述第二触发器为一D型触发器。
5．如权利要求1所述的用于将非同步脉冲信号转换为同步脉冲信号的同步元件，其中所述第三触发器为一D型触发器。
6．如权利要求1所述的用于将非同步脉冲信号转换为同步脉冲信号的同步元件，其中所述第四触发器为一D型触发器。
7．一种用于将非同步脉冲信号转换为同步脉冲信号的同步元件，所述同步元件接收一输入信号与一时钟信号以及输出一输出信号，其中所述输入信号为一脉冲信号，所述同步元件包括一第一触发器，接收所述输入信号，其状态输出端的信号在所述输入信号的前沿改变为另一状态；一第二触发器，接收所述第一触发器的状态输出端的信号，当所述第一触发器的状态输出端的信号变为另一个状态后，在所述时钟信号的随后的脉冲前沿，将所述第二触发器的状态输出端的信号改变为另一个状态；一第三触发器，接收所述第二触发器的状态输出端的信号，所述第三触发器的状态输出端的信号为所述输出信号，当所述第二触发器的状态输出端的信号变为另一个状态后，在所述时钟信号的随后的脉冲前沿，将所述第三触发器的状态输出端的信号改变为另一个状态；以及一第四触发器，接收所述第三触发器的状态输出端的信号，当所述第三触发器的状态输出端的信号改变状态后，在所述时钟信号的随后的脉冲后沿，将所述第四触发器的状态输出端的信号改变为另一个状态，所述第四触发器的状态输出端的信号送至所述第一触发器及所述第三触发器，当所述第三触发器的状态输出端的信号变为另一个状态后，将所述第一触发器的状态输出端的信号恢复为原来的状态，并且在所述时钟信号的随后的脉冲前沿，将所述第三触发器的状态输出端的信号恢复为原来的状态，在将所述第一触发器的状态输出端的信号恢复为原来的状态后，在所述时钟信号的随后的脉冲前沿，将所述第二触发器的状态输出端的信号恢复为原来的状态；在将所述第三触发器的状态输出端的信号恢复为原来的状态后，在所述时钟信号的随后的脉冲后沿，将所述第四触发器的状态输出端的信号恢复为原来的状态。
8．如权利要求7所述的用于将非同步脉冲信号转换为同步脉冲信号的同步元件，还接收一复位信号，当加上所述复位信号时，所述第一触发器、所述第二触发器、所述第三触发器、及所述第四触发器的状态输出端的信号恢复为原来的状态。
全文摘要
一种同步元件,用于将输入的非同步脉冲信号转换为参考一时钟信号的同步脉冲信号,此同步元件包括四个触发器、两个AND门、一个NAND门、及一个反相器,其中第一个触发器捕捉输入信号的前沿,第二个及第三个触发器则根据第一个触发器锁存住的状态产生与参考时钟信号同步的脉冲信号,第四个触发器用来使其他触发器恢复为原来的状态,AND门、NAND门、及反相器则产生合适的控制信号来控制对应的信号。它对输入的脉冲信号宽度没有限制。
文档编号G06F1/12GK1297173SQ9912481
公开日2001年5月30日 申请日期1999年11月18日 优先权日1999年11月18日
发明者翁志贤, 徐荣灿 申请人:威盛电子股份有限公司