一体式电容触摸屏及其制备方法
【技术领域】
[0001] 本发明涉及触摸屏领域，尤其涉及一种一体式电容触摸屏及其制备方法。
【背景技术】
[0002] 为了改善一体式电容触摸屏（OGS)的效果，现有的做法是在触摸屏中直接引入减 反射层，但是由于减反射层、消影层与导电层的等效直射率并非恰好匹配，因此直接引入减 反射层会导致OGS的消影效果遭到破坏，同时还会较低透过率。
【发明内容】
[0003] 鉴于此，有必要提供一种消影效果较好且透过率较高的一体式电容触摸屏。
[0004] 此外，还提供一种一体式电容触摸屏的制备方法。
[0005] -种一体式电容触摸屏，包括依次层叠的第一二氧化硅层、第一五氧化二铌层、第 二二氧化硅层、氮化硅层、基板、第二五氧化二铌层、第三二氧化硅层及导电层。
[0006] 在其中一个实施例中，所述第一二氧化娃层的厚度为98. 5?104. 5nm;所述第 一五氧化二银层的厚度为29?31nm ;所述第二二氧化娃层的厚度为21?27nm ;所述氮化 娃层的厚度为39?41nm〇
[0007] 在其中一个实施例中，所述第二五氧化二铌层的厚度为3?7nm;所述第三二氧化 娃层的厚度为45?55nm〇
[0008] 在其中一个实施例中，所述导电层的厚度为20?30nm。
[0009] 一体式电容触摸屏，包括依次层叠的第一二氧化硅层、第一氮化硅层、第二二氧 化硅层、第一五氧化二铌层、第三二氧化硅层、第二氮化硅层、基板、第二五氧化二铌层、第 四二氧化硅层及导电层。
[0010] 在其中一个实施例中，所述第一二氧化娃层的厚度为68. 5?74. 5nm;所述第一氮 化娃层的厚度为79?82nm ;所述第二二氧化娃层的厚度为30. 5?36. 5nm ;所述第一五氧 化二银层的厚度为17?19nm ;所述第三二氧化娃层的厚度为57?63nm ;所述第二氮化娃 层的厚度为2?3nm〇
[0011] 在其中一个实施例中，所述第二五氧化硅二铌层的厚度为3?7nm;所述第四二氧 化娃层的厚度为45?55nm〇
[0012] 在其中一个实施例中，所述导电层的厚度为20?30nm。
[0013] -种一体式电容触摸屏的制备方法，包括如下步骤：
[0014] 在基板的一个表面上制备第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层 及氮化硅层，其中，所述第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层及氮化硅层 依次层叠，所述氮化硅层叠于所述基板上；及
[0015] 在所述基板的另一个表面上依次形成第二五氧化二铌层、第三二氧化硅层及导电 层。
[0016] -种一体式电容触摸屏的制备方法，包括如下步骤：
[0017] 在基板的一个表面上制备第一二氧化硅层、第一氮化硅层、第二二氧化硅层、第 一五氧化二铌层、第三二氧化硅层及第二氮化硅层，其中，所述第一二氧化硅层、第一氮化 硅层、第二二氧化硅层、第一五氧化二铌层、第三二氧化硅层及第二氮化硅层依次层叠，所 述第二氮化硅层叠于所述基板上；及
[0018] 在所述基板的另一个表面上依次形成第二五氧化二铌层、第四二氧化硅层及导电 层。
[0019] 上述一体式电容触摸屏的第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层 及氮化硅共同构成减反射层，第二五氧化二铌层和第三二氧化硅层共同构成消影层，使具 有上述结构的一体式电容触摸屏的导电层的线条不可见，具有较好的消影效果；同时使得 具有上述结构的一体式电容触摸屏的透过率达到91%以上，减少了屏幕的反光，削弱了环 境光的干扰，是显示色彩饱满艳丽。
【附图说明】
[0020] 图1为一实施方式的一体式电容触摸屏的结构示意图；
[0021] 图2为一实施方式的一体式电容触摸屏的制备流程图；
[0022] 图3为二实施方式的一体式电容触摸屏的结构示意图；
[0023] 图4为二实施方式的一体式电容触摸屏的制备流程图。
【具体实施方式】
[0024] 为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中 给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文 所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透 彻全面。
[0025] 需要说明的是，当元件被称为"固定于"另一个元件，它可以直接在另一个元件上 或者也可以存在居中的元件。当一个元件被认为是"连接"另一个元件，它可以是直接连接 到另一个元件或者可能同时存在居中元件。本文所使用的术语"垂直的"、"水平的"、"左"、 "右"以及类似的表述只是为了说明的目的。
[0026] 除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的 技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具 体的实施例的目的，不是旨在于限制本发明。本文所使用的术语"及/或"包括一个或多个 相关的所列项目的任意的和所有的组合。
[0027] 如图1所示，一实施方式的一体式电容触摸屏100,包括依次层叠的第一二氧化硅 层110、第一五氧化二铌层120、第二二氧化硅层130、氮化硅层140、基板150、第二五氧化二 铌层160、第三二氧化硅层170及导电层180。
[0028] 第一二氧化娃层110的厚度为98. 5?104. 5nm。
[0029] 第一五氧化二铌层120的厚度为29?31nm。
[0030] 第二二氧化硅层130的厚度为21?27nm。
[0031] 氮化硅层140的厚度为39?41nm。
[0032] 其中，第一二氧化硅层110、第一五氧化二铌层120、第二二氧化硅层130及氮化硅 层140共同形成减反射层。
[0033] 基板150可以为玻璃基板。其中，基板150的厚度为0. 3?2mm。
[0034] 第二五氧化二铌层160的厚度为3?7nm ;第三二氧化硅层170的厚度为45? 55nm。其中，第二五氧化二铌层160和第三二氧化硅层 170共同形成消影层，达到消影的效 果。
[0035] 优选的，第二五氧化二银层160的厚度为4?6nm。第三二氧化娃层170的厚度为 48 ?50nm。
[0036] 导电层180优选为ITO层，可以理解，导电层180还可以为AZO层、FTO层或GaZO 层等。导电层180的厚度为20?30nm。优选的，导电层180的厚度为20?25nm〇
[0037] 上述一体式电容触摸屏100包括依次层叠的第一二氧化硅层110、第一五氧化二 铌层120、第二二氧化硅层130、氮化硅层140、基板150、第二五氧化二铌层160、第三二氧化 硅层170及导电层180,第一二氧化硅层110、第一五氧化二铌层120、第二二氧化硅层130 及氮化硅共同构成减反射层，第二五氧化二铌层160和第三二氧化硅层170共同构成消影 层，使具有上述结构的一体式电容触摸屏100的导电层180的线条不可见，具有较好的消影 效果；同时使得具有上述结构的一体式电容触摸屏100的透过率达到91%以上，减少了屏 幕的反光，削弱了环境光的干扰，使显示色彩饱满艳丽。
[0038] 如图2所示，一实施方式的一体式电容触摸屏的制备方法，可用于制备一实施方 式的一体式电容触摸屏，该一体式电容触摸屏的制备方法包括如下步骤：
[0039] 步骤S210 :在基板的一个表面上制备第一二氧化硅层、第一五氧化二铌层、第 二二氧化硅层及氮化硅层，其中，第一二氧化硅层、第一五氧化二铌层、第二二氧化硅层及 氮化硅层依次层叠，氮化硅层叠于基板上。即在基板的一个表面上依次形成氮化硅层、第 二二氧化硅层、第一五氧化二铌层及第一二氧化硅层。
[0040] 其中，基板可以为玻璃基板。其中，基板的厚度为0. 3?2_。
[0041] 其中，形成氮化硅层采用的是磁控溅射镀膜的方法。氮化硅层的厚度为39? 41nm〇
[0042] 其中，形成第二二氧化硅层采用的是磁控溅射镀膜的方法。第二二氧化硅的厚度 为 21 ?27nm。
[0043] 其中，形成第一五氧化二铌层采用的是磁控溅射镀膜的方法。第一五氧化二铌层 的厚度为29?31nm〇
[0044] 形成第一二氧化硅层的采用的是磁控溅射镀膜的方法。第一二氧化硅层的厚度为 98. 5 ?104. 5nm。
[0045] 步骤S220 :在基板的另一个表面上依次形成第二五氧化二铌层、第三二氧化硅层 及导电层。
[0046] 形成第二五氧化二铌层、第三二氧化硅层及导电层采用的均是磁控溅射镀膜的方 法。
[0047] 第二五氧化二银层的厚度为3?7nm ;第三二氧化娃层的厚度为45?55nm〇
[0048] 优选的，第二五氧化二银层的厚度为4?6nm。第三二氧化娃层的厚度为48? 50nm〇
[0049] 导电层优选为ITO层，可以理解，导电层还可以为AZO层、FTO层或GaZO层等。导