们的组。
[0052]在此参照作为理想的示例性实施例(和中间结构)的示意图的图示来描述示例性实施例。这样，预计会出现例如由制造技术和/或公差引起的图示的形状的变化。按这种方式，示例性实施例不应该被解释为局限于在此示出的区域的特定形状，而将包括例如由制造导致的形状上的偏差。例如，示出为矩形的注入区域在其边缘将通常具有圆形或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的埋区会导致在埋区和通过其发生注入的表面之间的区域中的一些注入。按这种方式，在图中示出的区域本质上是示意性的，它们的形状并不意图示出装置的区域的实际形状，也不意图限制示例性实施例的范围。
[0053]除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与示例性实施例所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确这样定义，否则术语(例如在通用的字典中定义的那些术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思，而不将以理想的或者过于形式的含义来解释它们的意思。如在这里使用的，术语“单元”或“模块”可以表示例如执行特定任务的软件或硬件组件，例如场可编程栅阵列(FPGA)或者专用集成电路(ASIC)。有利地，单元或模块可以被配置为存在于可寻址存储介质中，并且可以被配置为在一个或更多个处理器上执行。以示例的方式，单元或模块可以包括组件(例如软件组件、面向对象的软件组件、类组件以及任务组件)、进程、功能、属性、程序、子程序、程序代码片段、驱动器、固件、微代码、电路、数据、数据库、数据结构、表、阵列以及变量。在根据本发明构思的原理的示例性实施例中，在组件与单元或模块中提供的功能可以组合为更少的组件与单元或模块，或者可以被进一步分为额外的组件与单元或模块。
[0054]图1是根据本发明构思的原理的布局设计系统的示例性实施例的框图。布局设计系统I包括存储单元10、设计模块20和处理器50。
[0055]第一单元设计12和设计数据14可以存储在存储单元10中。在根据本发明构思的原理的示例性实施例中，术语“第一单元”可以表示被设计为具有第一面积的单位元件。在根据本发明构思的原理的示例性实施例中，第一单元可以是元(cell)或宏。
[0056]第一单元设计12可以是布置有构成第一单元的各种集成电路组件(例如，有源鳍或栅极)的设计。因此，例如，如将在下面更详细地描述的，第一单元设计12可以是元级设计或宏级设计。
[0057]设计数据14可以是设计模块20通过使用第一单元设计12来产生第二单元设计62所需的数据，第二单元设计62是比第一单元设计12更高等级的设计。设计数据14可以以例如库的形式存储在存储单元10中。
[0058]在根据本发明构思的原理的示例性实施例中，存储单元10可以由例如非易失性存储装置配置而成。非易失性存储装置的示例可以包括NAND闪存、NOR闪存、MRAM、PRAM、RRAM等，然而，本发明构思不限于此。在根据本发明构思的原理的其它示例性实施例中，存储单元10可以利用硬盘驱动器、磁存储装置等来实现。
[0059]当在布局设计系统I中需要特定的计算时，处理器50可以用于执行特定的计算。虽然未在附图中详细地示出，但是处理器50可以具有包括L1、L2等的高速缓冲存储器，以改善计算性能。
[0060]在图1中，处理器50被示出为一个块，但是根据本发明构思的原理的示例性实施例不限于此。例如，在根据本发明构思的原理的一些示例性实施例中，处理器50可以以多核或多簇的形式来实现。当处理器50以多核或多簇的形式来实现时，可以改善布局设计系统I的计算效率。
[0061]设计模块20可以利用处理器50通过第一单元设计12来产生第二单元设计62。在根据本发明构思的原理的示例性实施例中，术语“第二单元”可以表示被设计为具有大于前述第一面积的第二面积的单位元件。在根据本发明构思的原理的示例性实施例中，第二单元可以是例如功能块或集成电路芯片。
[0062]在根据本发明构思的原理的示例性实施例中，可以通过使用设计数据14和第一单元设计12来形成第二单元设计62。即，在根据本发明构思的原理的示例性实施例中，根据设计数据14，可以包括至少一个第一单元设计12，结果，可以产生第二单元设计62。
[0063]第二单元设计62可以是例如功能块级设计或集成电路芯片级设计。在根据本发明构思的原理的第一单元设计12是用于元的设计的示例性实施例中，第二单元设计62可以是用于通过聚集至少一个元而形成的宏或块的设计。在根据本发明构思的原理的第一单元设计12是用于宏的设计的示例性实施例中，第二单元设计62可以是用于通过聚集至少一个宏而形成的块或芯片的设计。
[0064]虽然设计模块20被示出为与存储单元10分开，但是根据本发明构思的原理的示例性实施例不限于此。例如，与第一单元设计12—样，设计模块20可以以代码形式被存储在存储单元10中。在根据本发明构思的原理的示例性实施例中，设计模块20可以以代码形式单独地存储在与存储单元10分开的另一存储单元(未示出)中。
[0065]设计模块20可以包括布局模块22、边线(outline)设置模块24和端子产生模块26。虽然各个模块彼此分开为分开的块并在图1中被示出，但是根据本发明构思的原理的示例性实施例不限于此。任意一个模块与另一模块可以彼此集成以被实现。即，在根据本发明构思的原理的一些示例性实施例中，设计模块20可以通过将布局模块22、边线设置模块24和端子产生模块26集成为一个模块来实现，并且这些模块中的任意两个模块可以集成以实现为一个模块。
[0066]在根据本发明构思的原理的一些示例性实施例中，可以以软件形式实现设计模块20，但是本发明构思不限于此。
[0067]布局模块22可以是将第一单元设计12布置在第二单元设计62的界限内的模块。即，在根据本发明构思的原理的示例性实施例中，布局模块22可以是确定第一单元设计12在第二单元设计62中的布局图案的模块。将在下面提供对根据本发明构思的原理的这种过程的更详细的描述。
[0068]边线设置模块24可以是对布置在第二单元设计62的界限内的第一单元设计12的边界设置边线的模块。在根据本发明构思的原理的示例性实施例中，边线可以被定义为环形区域，即，围绕第一单元设计12的等宽区域，但是根据本发明构思的原理的示例性实施例不限于此。还将在下面提供对其更详细的描述。
[0069]端子产生模块26可以是在由边线设置模块24设置的边线内产生端子的模块。在根据本发明构思的原理的示例性实施例中，“端子”可以是指用于可靠地对包括在第一单元设计12中的各种组件(例如，有源鳍和栅极)进行端子连接的其它组件(例如，虚设有源鳍和虚设栅极)。在下文中，作为端子的示例，将描述虚设栅极和虚设有源鳍，但是根据本发明构思的原理的示例性实施例不限于此。还将在下面提供对其更详细的描述。
[0070]在下文中，参照图2至图9，将更详细地描述根据本发明构思的原理的布局设计系统I的操作的示例性实施例。
[0071]图2是示出根据本发明构思的原理的布局设计方法的流程图。图3至图9是用于描述图2中示出的布局设计方法的图。
[0072]首先，参照图2，设计第一单元(S100)。在根据本发明构思的原理的示例性实施例中，当如上所述地设计第一单元时，第一单元被设计为使得端子未被布置在第一单元的边界上，即，在第一单元的边界上没有端子。在下文中，参照图3至图6，将描述对其更详细的描述。
[0073]图3是根据本发明构思的原理的用于第一单元的示意性布局图的示例性实施例。图4是放大图3的区域A的布局图，图5是放大图3的区域B的布局图。图6是图4和图5中示出的有源鳍和栅极的透视图。
[0074]参照图3至图6，如所示出的，第一端子区域12b和第二端子区域12c未被布置在根据实施例设计的第一单元设计12中，而在其边界上。
[0075]在根据本发明构思的原理的示例性设计方法中，当形成第一单元设计12时，仅布置了操作第一单元12a所需的组件(例如，有源鳍AF和有源栅极AGE)。在这样的示例中，有源鳍AF可以以沿第一方向X延伸的形状布置，有源栅极AGE可以以沿与第一方向X交叉的第二方向Y延伸的形状布置在有源鳍AF上。
[0076]在根据本发明构思的原理的示例性实施例中，如所示出的，包括沿第一方向X延伸的虚设有源鳍DAF的第一端子区域12b未被布置在操作第一单元12a所需的组件(例如，有源鳍AF和有源栅极AGE)的上部和下部，如所示出的，包括沿第二方向Y延伸的虚设栅极DGE的第二端子区域12c未被布置在操作第一单元12a所需的组件(例如，有源鳍AF和有源栅极AGE)的左侧和右侧。
[0077]S卩，在根据本发明构思的原理的布局方法中，在形成第一单元设计12的过程中，不考虑包括虚设有源鳍DAF的第一端子区域12b和包括虚设栅极DGE的第二端子区域12c。结果，存储在图1中示出的布局设计系统I的存储单元10中的第一单元设计12不包括第一端子区域12b和第二端子区域12c。
[0078]然后，参照图2，将第一单元布置在第二单元中(SllO)。参照图1和图7，布局模块22将第一单元设计12-1和12-2布置在第二单元设计的界限62a内。虽然图7示出了两个第一单元设计12-1和12-2被布置在第二单元设计的界限62a内，但是本发明构思不限于此。根据设计需要，可以与之不同地修改包括在第二单元设计62中的第一单元设计12-1和12-2的数量。
[0079]返回参照图2，设置边线(S120)。参照图1和图8，边线设置模块24可以沿布置在第二单元设计的界限62a内的第一单元设计12-1和12-2的边界设置边线62b。可以如所示的以闭合图形方式来布置边线62b，以覆盖第一单元设计12-1和12-2，或者例如，可以以开口图形方式来布置边线62b，以覆盖第一单元设计12-1和12-2的一部分。
[0080]边线62b可以包括图4的第一端子区域12b和图5的第二端子区域12c，第一端子区域12b包括图4的虚设有源鳍DAF，第二端子区域12c包括图5的虚设栅极DGE。边线62b可以在第二单元设计62中被限定为环形区域。
[0081]返回参照图2，产生端子(S130)。参照图1和图9，端子产生模块26可以在设置的边线62b内产生端子(例如，虚设有源鳍DAF和虚设栅极DGE)。例如，如所示的，端子产生模块26可以在第一单元设计12-1和12-2的上部和下部中产生虚设有源鳍DAF，并在第一单元设计12-1和12-2的左侧和右侧产生虚设栅极DGE。
[0082]在根据本发明构思的原理的示例性实施例中，端子产生模块26在边线62b中产生的虚设有