一种现场可编程门阵列的测试方法
【技术领域】
[0001] 本发明属于微电子领域中的集成电路设计和电子设计自动化领域，特别涉及一种 现场可编程门阵列的测试方法。
【背景技术】
[0002] 当前用途广泛的FPGA(FieldProgrammableGateArrays,也就是现场可编程门 阵列）发展迅速，基于SRAM的FPGA产品主要采用体硅设计，且主流产品基本上由少数大公 司如Xilinx、Altera等所垄断，而用于特殊环境如抗辐射环境的先进FPGA产品相对较少， 国内采购会受制于国外，这种形势使我国的国防、航空在采购这种特种FPGA芯片上处于被 动的不利地位。
[0003] 不同于ASIC(ApplicationSpecificIntegratedCircuit)芯片的测试，FPGA芯 片的测试具有更大的复杂度和难度，其原因主要源于FPGA的复杂异质结构。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种现场可编程门阵列的测试方法，解决了现 有技术中现场可编程门阵列芯片测试准确性和有效性不高的技术问题。
[0005] 为解决上述技术问题，本发明提供了一种现场可编程门阵列的测试方法，具体包 括如下步骤：
[0006] 步骤101 :根据现场可编程门阵列芯片的结构，产生测试电路文件；
[0007] 步骤102 :根据所述现场可编程门阵列芯片的结构，产生测试电路约束文件；
[0008] 步骤103 :根据所述测试电路约束文件，对所述测试电路文件进行综合，得到综合 网表；
[0009] 步骤104 :根据所述测试电路约束文件和所述综合网表，对所述测试电路文件进 行映射，建立映射表，根据所述映射表，得到映射电路网表；
[0010] 步骤105 :根据所述映射电路网表和所述测试电路约束文件，对所述测试电路文 件进行布局，得到布局后的电路单元；
[0011] 步骤106 :根据所述布局后的电路单元和测试电路约束文件，对所述测试电路文 件完成布线；
[0012] 步骤107 :根据布线得到的电路网表和所述测试电路约束文件，对所述测试电路 文件进行码流，得到码流文件；
[0013] 步骤108 :根据所述码流文件对FPGA芯片进行测试。
[0014] 进一步地，所述测试电路文件包括逻辑单元类测试电路描述、输入输出单元类测 试电路描述、通用布线资源类测试电路描述和全局布线资源类测试电路描述。
[0015] 进一步地，所述测试电路约束文件包括描述单元映射方式信息、描述单元布局信 息、描述信号布线信息和描述输入输出单兀属性信息。
[0016] 进一步地，所述综合的方法为：通过synplify工具对测试电路进行综合。
[0017] 进一步地，所述映射的方法为：根据所述综合网表的单元描述信息，测试电路约束 文件，分别测试所述测试电路约束文件中对应的该单元的映射约束信息，建立映射表，根据 所映射表，把所述测试电路文件的输入输出单元类测试电路的基本单元打包，并设定所述 基本单元的属性。
[0018] 进一步地，所述布局的方法为：根据所述映射电路网表和所述测试电路约束文件 的单元布局信息，建立映射后的电路单元和单元布局的位置约束。
[0019] 进一步地，所述布线的方法为：按照布局后的电路单元和所述测试电路约束文件 中的信号布线约束，建立测试单元信号与信号布线的约束信息映射表，根据所述约束信息 映射表和信号布线规则，完成布线，得到基于FPGA芯片位置信息的电路网表；
[0020] 进一步地，所述码流产生的方法为：按照所述基于FPGA芯片位置信息的电路网表 和所述测试电路约束文件中码流产生的约束信息，完成码流产生，最终生成用于测试的码 流文件。
[0021] 本发明提供了 一种现场可编程门阵列的测试方法，对测试电路在电路约束文件的 约束下经过综合、映射、布局布线、码流产生，生成用于验证和测试所需的码流文件，码流文 件作为验证和测试的输入文件实现验证和测试。实验结果表明，该测试方法可以有效满足 FPGA版图验证和流片后的圆片测试。
【附图说明】
[0022] 图1为本发明实施例提供的现场可编程门阵列的测试方法步骤流程图；
[0023] 图2是本发明实施例提供的测试逻辑单元LB模块进位链模式的UCF格式；
[0024] 图3是本发明实施例提供的进位链测试电路布局布线后芯片结构图；
[0025] 图4是本发明实施例提供的FPGA开关模块测试模式；
[0026] 图5是本发明实施例提供的布线资源测试中开关模块的UCF规则；
[0027] 图6是本发明实施例提供的布线资源测试的信号布线原理图；
[0028] 图7是本发明实施例提供的三种类型的开关模块的结构简图和布局布线结果图。
【具体实施方式】
[0029] 参见图1，本发明实施例提供的一种现场可编程门阵列的测试方法，包括如下步 骤：
[0030] 步骤101 :根据现场可编程门阵列芯片的结构，产生测试电路文件；
[0031] 步骤102 :根据现场可编程门阵列芯片的结构，产生测试电路约束文件；
[0032] 步骤103 :根据测试电路约束文件，对测试电路文件进行综合，得到综合网表；
[0033] 步骤104 :根据测试电路约束文件和综合网表，对测试电路文件进行映射，建立映 射表，根据映射表，得到映射电路网表；
[0034] 步骤105 :根据映射电路网表和测试电路约束文件，对测试电路文件进行布局，得 到布局后的电路单元；
[0035] 步骤106 :根据布局后的电路单元和测试电路约束文件，对测试电路文件完成布 线.
[0036] 步骤107 :根据布线得到的电路网表和测试电路约束文件，对测试电路文件进行 码流，得到码流文件；
[0037] 步骤108 :根据所述码流文件对FPGA芯片进行测试。
[0038] 实施例1 :
[0039] 步骤201 :根据测试电路的功能和待测FPGA芯片的结构，产生测试电路文件，在本 发明实施例中，测试电路文件包括VS1000FPGA内部的逻辑单元类测试电路描述、输入输出 单元类测试电路描述、通用布线资源类测试电路描述和全局布线资源类测试电路描述，其 中，逻辑单元类测试电路包括所有该单元工作模式，输入输出单元类测试电路包括所有该 单元的属性，通用布线资源类测试电路包括连线和开关盒的布线规则，全局布线资源类测 试电路包括所有全局布线分支的布线规则；
[0040] 步骤202 :根据所述现场可编程门阵列芯片的结构，产生测试电路约束文件；在实 际中，还需要考虑测试电路的功能和待测FPGA芯片的结构，产生测试电路约束文件，在本 发明实施例中，测试电路约束文件包括描述单兀映射方式信息、描述单兀布局信息、描述信 号布线信息和描述输入输出单元属性信息；
[0041] 步骤203 :根据测试电路约束文件，对测试电路文件进行综合，本测试工具采用工 业界主流的综合工具-synplify做综合,得到edif格式的综合网表。
[0042] 步骤204 :根据edif格式的综合网表和测试电路约束文件，对测试电路进行映射。 其中，映射的方法为：先根据edif格式的综合网表中的单元描述信息，对应的匹配测试电 路约束文件中对应的该单元的映射约束信息，并建立映射表；按照此映射表，把测试电路文 件的输入输出单元类测试电路的基本单元打包，并设定基本单元的属性；
[0043] 在本发明实施例中，通常的映射过程都是全自动的，哪些基本单元、逻辑单元被打 包在一起，以什么形式被打包都是很难控制的。鉴于此，开发出导航式的映射，其实现的思 想是借助veriloghdl和UCF文件对映射过程的影响，从而使得映射工具产生出用户或测 试者想要的LB工