作模式和组合。其中veriloghdl中设计了一套描述方法，除了提供电路 功能外，还提供导航。UCF文件的内容包括两大方面的内容：pack的约束内容，即哪些基本 单元组合成逻辑单元，这些组合的单元以什么形式和工作模式组合；cluster的约束内容， 即哪逻辑单元集装出成逻辑块，如图2所示为测试逻辑单元LB模块进位链模式的UCF格 式，通过该UCF的约束，VS1000的所有逻辑单元被配置成前后蛇形连接的一条进位链如图 3。对于逻辑单元的测试，约束分成四类：没有约束、只约束基本单元、只约束逻辑单元、约束 基本单元和逻辑单元。
[0044] 步骤205 :根据映射电路网表和测试电路约束文件，建立映射后的电路单元和测 试电路约束文件的布局位置约束信息，建立映射后的电路单元和单元布局的位置约束，对 测试电路文件进行布局。
[0045] 步骤206 :根据布局后的电路单元和测试电路约束文件，特别是根据测试电路约 束文件中的信号布线约束，建立测试单元信号与信号布线的约束信息映射表，按据约束信 息映射表和信号布线规则，完成布线，得到基于FPGA芯片位置信息的电路网表；
[0046] 在本发明实施例中，设计布线资源模块测试方法最难解决的问题：设计什么样的 测试电路可以尽可能多地覆盖到FPGA的每个开关模块和每个开关模块的六个编程点；在 设计出这样测试电路的条件下，如何用布局布线工具实现。对此开发出一套专门针对布线 资源测试的veriloghdl的电路结构与UCF的布线资源布线规则，导航式布局布线的实现 方法。布线资源测试分四大类，其中三类如图4所示，另外的一类是通道的连接线和各种模 块引脚的连接。
[0047] VerilogHDL文件描述测试电路的功能，UCF则描述模块在FPGA芯片上的位置和 布线资源在FPGA芯片上的映射实现方式，并遵照开发出的开关模块的布线规则和信号布 线的规则在布线的过程实现。
[0048] 开关模块的布线规则的是预先设定开关模块的布线模式，图5是其中的一种布线 规则的伪代码，规定不同分布的开关模块SB的布线，布线器会按照该约束规则布线，最终 VSlOOO配置结构的效果图如图7 (b)。如图5中显示，SB的布线规则是对9类SB布线模 式的设置：FPGA中心核的SB、上边SB、下边SB、左边SB、右边SB、左上拐角SB、左下拐角SB、 右上拐角SB、右下拐角SB。在UCF中用布线器可以识别语法描述SB的布线模式，即图4三 种模式中的某一种。
[0049] 信号布线规则原理是在布线进行前就预定好信号的布线实现所需要的布线通道 资源，具体讲，在UCF中预先确定信号布线所经过的结点，基于VPR理论，一个信号的布线路 径用布线资源结点（RoutingResourceNode,简称为RRNode)来描述，按照信号的方向依 次包括源结点（SourceNode)、模块的输出结点、通道结点（ChannelNode)、模块的输入结 点，最后到漏结点（SinkNode)，如图6所示，布线器会按照UCF中队信号的预布线规则处 理信号的布线。这样基于开关模块的布线规则和信号布线的规则可以实现对布线资源的测 试。另外考虑到信号的多扇出情况，提出了全部预定的路径和部分预定的路径以及无预定 的路径。
[0050] 图7 (a)和（c)的布线规则和图7 (b)是一样的。
[0051] 步骤207 :根据布线得到的电路网表和测试电路约束文件，对测试电路文件进行 码流，得到码流文件，其中，按照基于FPGA芯片位置信息的电路网表和测试电路约束文件 中码流产生的约束信息，完成码流产生，最终生成用于测试的码流文件；
[0052] 步骤208 :根据码流文件对FPGA芯片进行测试，其中，按照基于FPGA芯片位置信 息的电路网表和测试电路约束文件中码流产生的约束信息，完成码流产生，最终生成用于 测试的码流文件。
[0053] 测试结果：
[0054] 采用本发明的测试方法，对VS1000FPGA芯片进行测试，完成了行为级测试、晶体 管级测试、晶圆测试、以及辐照测试。其中测试的覆盖率如表1所示，测试功能的覆盖率达 到 85%。
[0055] 表1全芯片测试的128个测试结果表
[0056]
【主权项】
1. 一种现场可编程口阵列的测试方法，其特征在于，包括如下步骤： 步骤101 :根据现场可编程口阵列芯片的结构，产生测试电路文件； 步骤102 ;根据所述现场可编程口阵列芯片的结构，产生测试电路约束文件； 步骤103 ;根据所述测试电路约束文件，对所述测试电路文件进行综合，得到综合网 表； 步骤104 ;根据所述测试电路约束文件和所述综合网表，对所述测试电路文件进行映 射，建立映射表，根据所述映射表，得到映射电路网表； 步骤105 ;根据所述映射电路网表和所述测试电路约束文件，对所述测试电路文件进 行布局，得到布局后的电路单元； 步骤106 ;根据所述布局后的电路单元和测试电路约束文件，对所述测试电路文件完 成布线； 步骤107 ;根据布线得到的电路网表和所述测试电路约束文件，对所述测试电路文件 进行码流，得到码流文件； 步骤108 ;根据所述码流文件对FPGA芯片进行测试。
2. 根据权利要求1所述的方法，其特征在于，所述测试电路文件包括逻辑单元类测试 电路描述、输入输出单元类测试电路描述、通用布线资源类测试电路描述和全局布线资源 类测试电路描述。
3. 根据权利要求1所述的方法，其特征在于，所述测试电路约束文件包括描述单元映 射方式信息、描述单元布局信息、描述信号布线信息和描述输入输出单元属性信息。
4. 根据权利要求1所述的方法，其特征在于，所述综合的方法为：通过synplify工具 对测试电路进行综合。
5. 根据权利要求1所述的方法，其特征在于，所述映射的方法为；根据所述综合网表的 单元描述信息，测试电路约束文件，分别测试所述测试电路约束文件中对应的该单元的映 射约束信息，建立映射表，根据所映射表，把所述测试电路文件的输入输出单元类测试电路 的基本单元打包，并设定所述基本单元的属性。
6. 根据权利要求1所述的方法，其特征在于，所述布局的方法为；根据所述映射电路网 表和所述测试电路约束文件的单元布局信息，建立映射后的电路单元和单元布局的位置约 束。
7. 根据权利要求1所述的方法，其特征在于，所述布线的方法为；按照布局后的电路单 元和所述测试电路约束文件中的信号布线约束，建立测试单元信号与信号布线的约束信息 映射表，根据所述约束信息映射表和信号布线规则，完成布线，得到基于FPGA芯片位置信 息的电路网表。
8. 根据权利要求1所述的方法，其特征在于，所述码流产生的方法为；按照所述基于 FPGA芯片位置信息的电路网表和所述测试电路约束文件中码流产生的约束信息，完成码流 产生，最终生成用于测试的码流文件。
【专利摘要】本发明公开了一种现场可编程门阵列的测试方法，属于微电子领域中的集成电路设计和电子设计自动化领域。该方法包括：根据现场可编程门阵列芯片的结构，产生测试电路文件；根据现场可编程门阵列芯片的结构，产生测试电路约束文件；根据测试电路约束文件，得到综合网表；根据测试电路约束文件和综合网表，得到映射电路网表；根据布局后的电路单元和测试电路约束文件，对测试电路文件完成布线；得到码流文件；根据码流文件对FPGA芯片进行测试。本发明对测试电路在电路约束文件的约束下经过综合、映射、布局布线、码流产生，生成用于验证和测试所需的码流文件，该测试工具可以有效满足FPGA版图验证和流片后的圆片测试。
【IPC分类】G06F11-22
【公开号】CN104679628
【申请号】CN201310642329
【发明人】李艳, 陈亮, 李明, 张倩莉, 于芳
【申请人】中国科学院微电子研究所
【公开日】2015年6月3日
【申请日】2013年12月3日