自适应配置pcie总线接口的方法和系统的制作方法
【技术领域】
[0001] 本发明涉及总线接口配置领域，特别是涉及一种自适应配置PCIE总线接口的方 法和系统。
【背景技术】
[0002] 工控行业的产品需要搭配各种底板，以支持各种PCIE (Peripheral Component Interconnect Express,最新外围组件互连)插槽的接口，比如 PCIE X1，PCIE X4，PCIE X8， PCIE X16等，其中，PCIE是最新的总线和接口标准，是由英特尔提出的，主要优势就是数据 传输速率高。为兼容各种接口的PCIE设备，使得在各种底板中正常工作，需要硬件或软件 提供相应的识别方法。传统的Intel ICH (I/O controller Hub，输入/输出控制器中心） 系列平台通过ICH南桥中的两个Strap PIN (配置引脚）实现兼容多种设备。传统的PCH (Platform Controller Hub)系列平台采用由Intel专门开发的打包Flash Image固件的工 具：FITC (Flash镜像制作工具）来进行配置。通过FITC配置后，然后打包生成新的Flash Image固件，烧录进Flash ROM即可。
[0003] 然而对于PCH系列平台传统的配置方式，若芯片组支持多种配置，如PCIE n、PCIE X2、PCIE X4或PCIE XI与PCIE X4的结合等，均需使用FITC工具，重新配置PCIE设定项， 重新打包Flash Image固件，重新烧录，如此反复,效率低，且无法保证系统的灵活性及兼容 性。
【发明内容】
[0004] 基于此，有必要针对PCH系列平台传统的配置方式中需反复打包Flash Image固 件并重新烧录导致效率低的问题，提供一种效率高的自适应配置PCIE总线接口的方法。
[0005] 此外，还有必要提供一种效率高的自适应配置PCIE总线接口的系统。
[0006] 一种自适应配置PCIE总线接口的方法，包括以下步骤：
[0007] 读取由一个或多个通用输入输出接口构成的速度选择器的逻辑值；
[0008] 根据所述逻辑值从预先建立的逻辑值与速度值之间的配置关系中，获取所述逻辑 值所对应的速度值，以及根据所述速度值从预先建立的速度值与表示速度值的标识值之间 的对应关系中，获取所述速度值所对应的标识值；
[0009] 将所述标识值写入到Flash区域的指定地址中。
[0010] 在其中一个实施例中，在所述读取由一个或多个通用输入输出接口构成的速度选 择器的逻辑值的步骤之前，所述方法还包括：
[0011] 预先建立逻辑值与速度值之间的配置关系，以及预先建立速度值与表示速度值的 标识值之间的对应关系。
[0012] 在其中一个实施例中，在所述将所述标识值写入到Flash区域的指定地址中的步 骤之前，所述方法还包括：
[0013] 判断Flash区域的指定地址中内容是否为所述速度值所对应的标识值，若是，则 结束，若否，则将所述标识值写入到所述Flash区域的指定地址。
[0014]在其中一个实施例中，所述Flash区域的指定地址为0124h。
[0015] 在其中一个实施例中，所述速度选择器所选择的速度值最多为2的通用输入输出 接口数量次方个值。
[0016] 一种自适应配置PCIE总线接口的系统，包括：
[0017] 读取模块，用于读取由一个或多个通用输入输出接口构成的速度选择器的逻辑 值；
[0018] 获取模块，用于根据所述逻辑值从预先建立的逻辑值与速度值之间的配置关系 中，获取所述逻辑值所对应的速度值，以及根据所述速度值从预先建立的速度值与表示速 度值的标识值之间的对应关系中，获取所述速度值所对应的标识值；
[0019] 写入模块，用于将所述标识值写入到Flash区域的指定地址中。
[0020] 在其中一个实施例中，所述系统还包括：
[0021] 预配置模块，用于在所述读取由一个或多个通用输入输出接口构成的速度选择器 的逻辑值之前，预先建立逻辑值与速度值之间的配置关系，以及预先建立速度值与表示速 度值的标识值之间的对应关系。
[0022] 在其中一个实施例中，所述系统还包括：
[0023] 判断模块，用于判断Flash区域的指定地址中内容是否为所述速度值所对应的标 识值，若是，则结束；
[0024] 所述写入模块用于在判断出Flash区域的指定地址中内容不为所述速度值所对 应的标识值时，将所述标识值写入到所述Flash区域的指定地址。
[0025] 在其中一个实施例中，所述Flash区域的指定地址为0124h。
[0026] 在其中一个实施例中，所述速度选择器所选择的速度值最多为2的通用输入输出 接口数量次方个值。
[0027] 上述自适应配置PCIE总线接口的方法和系统，通过将一个或多个通用输入输出 接口构成速度选择器，读取该速度选择器的逻辑值，根据逻辑值与速度值的配置关系，得到 相应的速度值，并根据速度值得到表示该速度值所对应的标识值，并将标识值写入指定地 址中，如此打包一次Flash Image固件，即可针对同一主板搭配不同底板所引起的PCIE接 口速度不一样，实现动态配置，不需反复对Flash Image固件打包，效率高，且提高了主板与 底板配置的灵活性及兼容性。
【附图说明】
[0028] 图1为一个实施例中自适应配置PCIE总线接口的方法的流程图；
[0029] 图2为另一个实施例中自适应配置PCIE总线接口的方法的流程图；
[0030] 图3为一个实施例中自适应配置PCIE总线接口的系统的结构框图；
[0031] 图4为另一个实施例中自适应配置PCIE总线接口的系统的结构框图。
【具体实施方式】
[0032] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并 不用于限定本发明。
[0033]图1为一个实施例中自适应配置PCIE总线接口的方法的流程图。该自适应配置 PCIE总线接口的方法，包括以下步骤：
[0034] 步骤102,读取由一个或多个通用输入输出接口构成的速度选择器的逻辑值。
[0035] 具体的，通用输入输出接口（General Purpose Input Output,简称GPI0)的种类 很多，本实施例中，采用GPI068实现，但不限于此，只要是可软件编程的10接口都可以。
[0036] 该速度选择器所选择的速度值最多为2的通用输入输出接口数量次方个值。例 如，速度选择器由1个通用输入输出接口构成，则实现PCIE的速度选择最多为2 :=2种；速 度选择器由3个通用输入输出接口构成，则实现PCIE的速度选择最多为23=8种。因此，可 根据速度选择的最多种配置相应的GPI0的数量。
[0037] 步骤104,根据该逻辑值从预先建立的逻辑值与速度值之间的配置关系中，获取该 逻辑值所对应的速度值，以及根据该速度值从预先建立的速度值与表示速度