一种动态时钟拓扑结构的配置方法及装置的制造方法
【技术领域】
[0001]本方法涉及时钟配置领域，尤其涉及一种动态时钟拓扑结构的共享方法及装置。
【背景技术】
[0002]现有的安卓系统的系统内部各路时钟是相对固定的，或者可调整范围是由芯片原厂根据综合性能进行配置出的一组范围很窄的时钟拓扑结构。虽然这样的时钟拓扑方式在功耗和各种场景下的均衡表现是针对该芯片的最佳方案。然而，用户的需求是多样化的，比如用户希望在某软件的应用场景下提高GPU和DDR的运行频率，在另外一款软件的应用场景下降低GPU的运行频率，提高eMMC的读写速度，提高SD1-WIFI的速度等，类似这样的需求显然是厂家无法覆盖到的。所以本案例设计出一种动态时钟拓扑结构的配置方案，能够让最终用户方便的了解机器当前的时钟拓扑结构，并进行定制化设置。同时能够有效的将这些不同的时钟拓扑结构配置应用于不同的系统场景下面。
【发明内容】
[0003]为此，需要提供一种动态时钟拓扑结构的配置方案，解决系统无法在不同情况下对时钟拓扑结构进行不同配置的问题。
[0004]为实现上述目的，发明人提供了一种动态时钟拓扑结构的配置方法，包括如下步骤:读取并解析时钟拓扑结构配置文件，获取时钟拓扑结构配置信息；根据时钟拓扑结构配置信息修改时钟拓扑结构。
[0005]进一步地，还包括步骤:读取系统中已安装的应用程序列表，根据应用程序类型修改对应的时钟拓扑结构配置。
[0006]进一步地，还包括步骤:显示所述时钟拓扑结构，接收用户输入的需求信息，根据需求信息修改时钟拓扑结构配置。
[0007]进一步地，还包括步骤:接收用户输入的配置名称信息，并将所述配置名称信息作为保存配置文件时的文件名。
[0008]具体的，所述时钟拓扑结构为安卓系统时钟拓扑结构。
[0009]一种动态时钟拓扑结构的配置装置，包括如下模块:读取解析模块、修改模块；
[0010]所述读取解析模块用于读取并解析时钟拓扑结构配置文件，获取时钟拓扑结构配置信息；所述修改模块用于根据时钟拓扑结构配置信息修改时钟拓扑结构。
[0011]进一步地，所述读取解析模块还用于读取系统中已安装的应用程序列表；所述修改模块还用于根据应用程序类型修改对应的时钟拓扑结构配置。
[0012]进一步地，还包括显示模块、输入模块；
[0013]所述显示模块用于显示所述时钟拓扑结构；
[0014]所述输入模块用于接收用户输入的需求信息；
[0015]所述修改模块还用于根据需求信息修改时钟拓扑结构配置。
[0016]进一步地，所述输入模块还用于接收用户输入的配置名称信息，并将所述配置名称信息作为保存配置文件时的文件名。
[0017]具体的，所述时钟拓扑结构为安卓系统时钟拓扑结构。
[0018]区别于现有技术，上述技术方案通过读取解析时钟拓扑结构配置，根据配置的不同对时钟拓扑结构进行修改，解决系统无法在不同情况下对时钟拓扑结构进行不同配置的冋题。
【附图说明】
[0019]图1为本发明某实施例所述的动态时钟拓扑结构的方法流程图；
[0020]图2为本发明某实施例所述的动态时钟拓扑结构的装置模块图；
[0021]图3为本发明某实施例所述的时钟拓扑结构的连接关系示意图；
[0022]图4为本发明某实施例所述的时钟拓扑结构示意图；
[0023]图5为本发明某实施例所述的动态时钟拓扑结构配置装置示意图。
[0024]附图标记说明:
[0025]200、读取解析模块；
[0026]202、修改模块；
[0027]204、显示模块；
[0028]206、输入模块。
【具体实施方式】
[0029]为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
[0030]请参阅图1，为本发明一种动态时钟拓扑结构的配置方法，可以通过图2所示的动态时钟拓扑结构配置装置中，所述装置包括读取解析模块200、修改模块202、显示模块204、输入模块206。在某些实施例中，装置进行如下步骤SlOO:读取并解析时钟拓扑结构配置文件，获取时钟拓扑结构配置信息；根据时钟拓扑结构配置信息修改时钟拓扑结构。检测到运行应用程序时匹配应用程序对应的时钟拓扑结构配置文件，获取所述配置文件记录的拓扑结构配置信息。再进行步骤S104根据上述方案配置时钟拓扑结构。所述时钟拓扑结构为时钟源、时钟总线与时钟驱动单元之间的连接关系，其中，时钟驱动单元指需要时钟驱动其运行的硬件单元，在如图3所示的某些实施例中，右侧显示了多个时钟驱动单元的实例，如CPU、GPU、EMMC控制器(磁盘控制器)、DRAM控制器(内存控制器)等，这些单元的运行需要时钟驱动，通过图3中的多级时钟总线连接到时钟源上，具体的，修改多级时钟总线连接可以通过系统中的总线控制器来完成。所述时钟驱动单元连接的时钟源不同，那么工作频率也不同。因此，通过更改时钟拓扑结构，可以直接影响系统的使用性能，同时也影响着用户的使用体验。在某些实施例中，所述应用程序运行时配置系统默认的时钟拓扑结构配置；在另一些优选的实施例中，在应用程序的文件夹中预存有应用程序对应的配置文件，通过加载所述应用程序对应的配置文件，获取应用程序对应的拓扑结构配置信息，配置应用程序对应的时钟拓扑结构，能提升应用程序的运行性能。例如，当所述应用程序为游戏类应用时，将其对应的时钟拓扑结构中CPU、GPU等时钟驱动单元通过时钟总线连接到高频的时钟源上，能够获得更好的游戏性能；再如当所述应用程序为下载类应用时，将其对应的时钟拓扑结构中CPU、GPU等时钟驱动单元通过时钟总线连接到低频的时钟源上，以降低系统的能耗，还将EMMC控制器、Wifi等时钟驱动单元通过时钟总线连接到高频的时钟源上以提高系统的磁盘写入速度和下载速度；又如当所述应用程序为阅读类应用时，将其对应的时钟拓扑结构中CPU、GPU、EMMC控制器等时钟驱动单元通过时钟总线连接到低频的时钟源上，以降低系统的能耗，还将DRAM控制器时钟驱动单元通过时钟总线连接到高频的时钟源上以提高系统的内存读写速度。通过匹配应用程序对应的配置文件，获取应用程序对应的拓扑结构配置信息，配置应用程序对应的时钟拓扑结构，达到了使得系统在不同情况下对时钟拓扑结构进行不同配置的技术效果，同时还能提升应用程序的运行性能。
[0031]进一步地，装置还进行步骤SlOl:读取系统中已安装的应用程序列表，随后才进行步骤S104根据应用程序类型配置对应的时钟拓扑结构。所述应用程序类型可以按照用途或功能进行区分，可以分为游戏类应用、下载类应用、阅读类应用等等，在某些实施例中，游戏类应用包括RPG游戏、竞技游戏；下载类应用包括网页浏览器、下载器、手机助手；阅读类应用包括Adobe阅读器、MS阅读器、小说阅读器等等。具体的，读取到应用程序列表后，可以进行检测，若改应用程序对应的时钟拓扑结构配置为系统默认配置或应用程序对应的文件夹下没有配置文件，则对这类应用程序逐一进行修改对应的时钟拓扑结构配置:所述应用程序为游戏类应用时，将其对应的时钟拓扑结构中CPU、GPU等时钟驱动单元通过时钟总线连接到高频的时钟源上；当所述应用程序为下载类应用时，将其对应的时钟拓扑结构中CPU、GPU等时钟驱动单元通过时钟总线连接到低频的时钟源上，还将EMMC控制器、Wifi等时钟驱动单元通过时钟总线连接到高频的时钟源上；当所述应用程序为阅读类应用时，将其对应的时钟拓扑结构中CPU、GPU、EMMC控制器等时钟驱动单元通过时钟总线连接到低频的时钟源上，还将DRAM控制器时钟驱动单元通过时钟总线连接到高频的时钟源上。通过读取系统中的应用程序，并为每一应用程序提供对应时钟拓扑结构配置文件，使得每个应用程序运行时都能够发挥最好的性能，更好的解决了让系统在不同情况下对时钟拓扑结构进行不同配置的问题。最后进行步骤S106将对应的拓扑结构变为配置文件的形式保存在应用程序的对应文件夹目录下，保存步骤的好处在于使得方案变为配置文件形式，便于读取，也便于配置方案的共享。
[0032]进一步地，装置还进行步骤S102:显示所述时钟拓扑结构，S103接收用户输入的需求信息，S104根据需求信息修改时钟拓扑结构配置。
[0033]在某些实施例中，所述需求信息为调配指令，调配指令包括修改时钟源频率、修改时钟驱动单元对应的时钟源。装置读取某应用程序的时钟拓扑结构配置文件后，将所述时钟拓扑结构显示在屏幕上，所述时钟拓扑结构包括每个时钟源分别对应的频率阈值、时钟源类型(整数时钟源或小数时钟源)，简化后的时钟拓扑结构如图4所示，左方PLL (锁相环)即时钟源，其中PLL1、PLL2为整数时钟源，PLL3为小数时钟源，阈值分别为O?50M、30?100M和O?200M ;装置可以将图4所示的时钟拓扑结构显示在用户界面，用户需要调整时钟源频率、修改时钟驱动单元对应的时钟源时可以在对用户界面显示的时钟拓扑结构进行调配，如某用户将PLL1、PLL2、PLL3分别调整为20M、80M、123.45M，并将所有时钟驱动单元连接到PLL3上，装置接受该用户输入的调配指令，根据调配指令调整时钟源频率、修改时钟驱动单元对应的时钟源，并将该时钟拓扑结构写入上述应用程序对应的时钟拓扑结构配置文件中。通过上述步骤，用户不但能根据自身需求调整时钟拓扑结构，还能够根据实际需要将时钟源调整成任意小数，更好的解决了让系统在不同情况下对时钟拓扑结构进行不同配置的问题。
[0034]在另一些实施例中，所述需求信息为时钟驱动单元运行频率，装置还根据用户输入的时钟驱动单元运行频率，匹配阈值相符的时钟源，调整时钟源频率，将时钟驱动单元连接到时钟源上。如图4所示，若用户分别为CPU、GPU、EMMC控制器、DRAM控制器输入50M、50M、30M、100M的运行频率，当装置接收该需求信息时，可以将PLL1、PLL2、PLL3分别设定为50M、30M、100M，并将CPU和GPU连接PLLl，EMMC控制器连入PLL2、DRAM控制器连入PLL3，还可以将PLL1、PLL2、PLL3分别设定为30M、100M、50M，并将CPU和GPU连接PLL3，EMMC控制器连入PLLl、DRAM控制器连入PLL2。若用户分别为CPU