有效时，将第二组部分数据写入到高速缓冲存储寄存器406的空白区段，且从高速缓冲存储寄存器406读取所述第二组部分数据且与原始第二组部分数据进行比较。如果所述两组数据匹配，那么数据路径完整性得到确认。通过允许(通过所述调试模式)在阵列操作期间通常被限制的命令而在读取操作期间完成所述确认。在一个实施例中，仅从所述高速缓冲存储寄存器读取写入到所述高速缓冲存储寄存器的测试数据。此外，由于无数据从阵列402读取，因此此方法通过仅测试数据路径完整性而绕开阵列位错误。
[0043]在另一实施例中，当所述第二读取操作有效时清除高速缓冲存储寄存器，而不是针对图5的方法保持所述高速缓冲存储寄存器不清除。在此实施例中，数据的写入及读取可到所述高速缓冲存储寄存器的任何部分。
[0044]在另一实施例中，以图7中的流程图形式展示验证存储器装置中的数据路径完整性的方法700。方法700包括:在框702中在从所述存储器装置的第一寄存器读取第一组数据的同时将第二组数据写入到所述存储器装置的阵列，及在框704中比较所读取的第一组数据与写入到所述第一寄存器的数据。
[0045]在又另一实施例中，以图8中的流程图形式展示验证存储器装置中的数据路径完整性的方法800。方法800包括:在框802中在将一组测试数据写入到所述存储器装置的部分满第一寄存器的未编程部分的同时从所述存储器装置的阵列读取一组数据、在框804中在从所述第一寄存器读取所述组测试数据的同时从所述存储器装置的阵列读取一组数据，及在框806中比较所读取的所述组测试数据与所述组测试数据。
[0046]结论
[0047]总之，本发明的一或多个实施例展示在存储器装置的阵列操作期间验证数据路径完整性。例如，通过在所述存储器装置的调试模式中比较一组测试数据与从所述存储器装置写入或写入到所述存储器装置的数据而完成所述验证。
[0048]虽然本文中已说明且描述特定实施例，但所属领域的一般技术人员将了解，经计算以实现相同目的的任何布置可取代所展示的所述特定实施例。所属领域的一般技术人员将明白本发明的许多调整。因此，本申请案既定涵盖本发明的任何调整或变动。
【主权项】
1.一种验证存储器装置中的数据路径完整性的方法，其包括: 将第一组数据加载到第一寄存器中； 将所述第一组数据转移到第二寄存器中； 清除所述第一寄存器； 在将所述第一组数据编程到所述存储器装置的阵列期间将第二组数据加载到所述第一寄存器中； 在将所述第一组数据编程到所述阵列期间从所述第一寄存器读取所述第二组数据；及 比较从所述第一寄存器读取的所述第二组数据与所述原始第二组数据。2.根据权利要求1所述的方法，其中在编程操作期间执行验证数据路径完整性。3.—种验证存储器装置中的数据路径完整性的方法，其包括: 在从所述存储器装置的第一寄存器读取第一组数据的同时将第二组数据写入到所述存储器装置的阵列?’及 比较所述所读取的第一组数据与写入到所述第一寄存器的数据。4.根据权利要求3所述的方法，其中读取进一步包括: 将所述第一组数据从所述第一寄存器加载到第二寄存器；且 其中将第二组数据写入到所述阵列包括: 清除所述第一寄存器?’及 在将所述第二组数据写入到所述阵列之前将所述第二组数据加载到所述第一寄存器。5.一种验证存储器装置中的数据路径完整性的方法，其包括: 从所述存储器装置的阵列将部分编程的第一组数据读取到所述存储器装置的页寄存器中； 将所述部分编程的第一组数据加载到所述存储器装置的高速缓冲存储寄存器中；在从所述阵列将第二组数据读取到所述页寄存器期间将一组部分测试数据写入到所述高速缓冲存储寄存器的不含有所述部分编程的第一组数据的一部分； 在所述从所述阵列将所述第二组数据读取到所述页寄存器期间从所述高速缓冲存储寄存器读取所述组部分测试数据；及 比较从所述高速缓冲存储寄存器读取的所述组部分测试数据与所述原始组部分测试数据。6.根据权利要求5所述的方法，其中在阵列读取操作期间执行验证数据路径完整性。7.根据权利要求1、3或5中任一权利要求所述的方法，其中在所述存储器装置的阵列操作期间在调试模式中执行验证数据路径完整性。8.根据权利要求1、3或5中任一权利要求所述的方法，且其进一步包括:在加载所述第一组数据之前进入调试模式。9.根据权利要求8所述的方法，其中用于验证数据路径完整性的命令仅在所述调试模式中可用。10.根据权利要求8所述的方法，且其进一步包括在比较从所述高速缓冲存储寄存器读取的所述第二组数据与所述原始第二组数据之后退出所述调试模式。11.根据权利要求5所述的方法，其中从所述高速缓冲存储寄存器读取的所述数据包括写入到所述高速缓冲存储寄存器的所述测试数据。12.根据权利要求5所述的方法，且其进一步包括在所述第二组数据的所述读取期间清除所述高速缓冲存储寄存器。13.根据权利要求12所述的方法，其中从所述高速缓冲存储寄存器读取的所述数据来自所述高速缓冲存储寄存器的任何部分。14.根据权利要求12所述的方法，其中写入一组部分测试数据包括写入到所述高速缓冲存储寄存器的任何部分。15.一种验证存储器装置中的数据路径完整性的方法，其包括: 在将一组测试数据写入到所述存储器装置的部分满第一寄存器的未编程部分的同时从所述存储器装置的阵列读取一组数据； 在从所述第一寄存器读取所述组测试数据的同时从所述存储器装置的阵列读取一组数据?’及 比较所读取的所述组测试数据与所述组测试数据。16.一种存储器装置，其包括: 存储器单元阵列；及 存储器控制电路，其经配置以验证所述存储器装置中的数据路径完整性，所述存储器控制电路经配置以在从所述存储器装置的第一寄存器读取第一组数据的同时将第二组数据写入到所述存储器装置的阵列，且比较所述所读取的第一组数据与写入到所述第一寄存器的数据。17.根据权利要求16所述的存储器装置，其中所述存储器控制电路进一步经配置以通过以下操作来读取所述第一组数据:将所述第一组数据从所述第一寄存器加载到第二寄存器；及通过清除所述第一寄存器且在将第二组数据写入到所述阵列之前将所述第二组数据加载到所述第一寄存器而将所述第二组数据写入到所述阵列。18.根据权利要求16所述的存储器装置，其中所述存储器控制电路进一步经配置以在所述存储器装置的阵列操作期间在调试模式中验证数据路径完整性。19.根据权利要求17所述的存储器装置，其中所述数据路径包括介于所述第二寄存器与所述存储器装置的多个输入/输出连接之间的物理连接。20.根据权利要求16所述的存储器装置，其中所述第一寄存器可操作地连接到所述阵列，所述第二寄存器可操作地连接到所述第一寄存器，且其中所述存储器装置进一步包括: 多个输入/输出连接；且 其中所述数据路径连接于所述第二寄存器与所述多个输入/输出连接之间。21.根据权利要求20所述的存储器装置，其中所述存储器控制电路进一步经配置以:在将一组测试数据写入到所述存储器装置的部分满第一寄存器的未编程部分的同时从所述存储器装置的所述阵列读取一组数据；在从所述第一寄存器读取所述组测试数据的同时从所述存储器装置的阵列读取一组数据；及比较所读取的所述组测试数据与所述组测试数据。
【专利摘要】本发明提供用于验证数据路径完整性的方法及存储器。在一种此方法中，在从存储器装置的第一寄存器读取第一组数据的同时将第二组数据写入到所述存储器装置的阵列。将所述所读取的第一组数据与写入到所述第一寄存器的所述数据进行比较以验证数据路径完整性。
【IPC分类】G06F12/02, G06F13/14
【公开号】CN104969198
【申请号】CN201480007494
【发明人】特里·格伦济基
【申请人】美光科技公司
【公开日】2015年10月7日
【申请日】2014年1月8日
【公告号】EP2943883A1, US20140198580, WO2014110077A1