信息处理装置及程序的制作方法
【技术领域】
[0001]本发明涉及信息处理装置的OS (Operating System:操作系统)再起动时的起动时间的缩短技术。
【背景技术】
[0002]在专利文献I中公开有一种系统初始化信息尽快设定方式，将各种系统初始设定数据作为固定的数据存储在非易失性存储器中，在OS起动时参照非易失性存储器进行装置的设定，由此在OS起动时尽快开始装置的动作。
[0003]另外，在专利文献2、3中公开有这样的方法，在非易失性存储器中存储多个现用和备用的引导信息和起动程序，在按照现用的引导信息和起动程序进行动作的系统发生故障时，切换成备用的引导信息和起动程序进行再起动。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1:日本特开平3-105618号公报
[0007]专利文献2:日本特开2004-78294号公报
[0008]专利文献3:日本特开2010-61419号公报
【发明内容】
[0009]发明要解决的问题
[0010]专利文献I的系统初始化信息尽快设定方式对于系统结构有时由于设备的追加或删除而被变更的系统而言，所存储的系统初始设定数据与所具备的设备不再匹配，因而存在不能应用的问题。
[0011]另外，专利文献2、专利文献3记载的以往的信息处理装置的OS再起动方式，是从现用的引导信息和起动程序切换成备用的引导信息和起动程序来再起动OS。因此，在OS再起动时需要实施系统具备的设备的初始化，存在OS再起动花费时间的问题。
[0012]本发明正是为了解决上述问题而提出的，其目的在于，提供一种信息处理装置，在系统结构有时会被变更的系统中，能够实现缩短了设备设定处理时间的OS的再起动。
[0013]用于解决问题的手段
[0014]本发明的信息处理装置具有:处理器；存储介质，其与处理器连接，存储由处理器执行的OS 个以上的设备，其与处理器连接，在OS再起动时被再初始化；运用OS，其由处理器在系统起动时执行，进行设备的初始化，并且，在系统起动后的通常状态下进行OS处理；以及待机OS，其由处理器在系统起动时执行，检测与处理器连接的设备，进行检测出的设备的初始化处理并待机，并且，在运用OS产生异常而需要再起动的情况下，使用在待机前的初始化处理时保存的设备的再初始化数据进行设备的再初始化处理。
[0015]本发明的程序使与一个或者多个设备连接的信息处理装置具备的处理器执行以下处理:在系统起动时，从非易失性存储介质将待机OS和运用OS加载到用于存储处理器执行的OS的存储介质；初始化处理，在加载了待机OS和运用OS后，使用待机OS检测与信息处理装置连接的设备并进行设备的初始化；保存处理，将在设备的初始化处理中生成的设备的初始化数据作为再初始化数据保存到存储介质；在保存处理后将待机OS设为待机状态并执行运用OS ;以及在进行待机OS的再起动的情况下，使用在待机前通过保存处理而保存的再初始化数据进行设备的再初始化。
[0016]发明效果
[0017]根据本发明，在OS再起动后的通常状态下控制与系统连接的设备的待机OS，在系统起动时实施设备的初始化而保存设备的再初始化数据，在OS再起动时，待机OS参照所保存的设备的再初始化数据实施设备的再初始化，因而即使在连接的设备被变更而使系统结构被变更的信息处理装置中，也能够缩短OS再起动时的设备初始化时间。
【附图说明】
[0018]图1是表示本发明的实施方式I的信息处理装置的结构的结构图。
[0019]图2是表示本发明的实施方式I的信息处理装置的ROM和RAM的结构的结构图。
[0020]图3是表示本发明的实施方式I的信息处理装置的引导程序的结构的结构图。
[0021]图4是本发明的实施方式I的信息处理装置的运用OS和待机OS的整体结构图。
[0022]图5是本发明的实施方式I的设备初始化和设备再初始化的处理流程的一例。
[0023]图6是表示本发明的实施方式I的信息处理装置的起动动作的流程图。
[0024]图7是表示本发明的实施方式I的信息处理装置的OS再起动动作的流程图。
[0025]图8是表示本发明的实施方式2的信息处理装置的ROM和RAM的结构的结构图。
[0026]图9是表示本发明的实施方式2的信息处理装置的引导程序的结构的结构图。
[0027]图10是表示本发明的实施方式2的信息处理装置的共用OS的结构的图。
[0028]图11是表示本发明的实施方式2的信息处理装置的起动动作的流程图。
[0029]图12是表示本发明的实施方式2的信息处理装置的共用OS的起动处理的流程图。
[0030]图13是表示本发明的实施方式3的信息处理装置的ROM和RAM的结构的结构图。
[0031]图14是本发明的实施方式3的信息处理装置的运用OS和待机OS的整体结构图。
[0032]图15是表示本发明的实施方式3的信息处理装置的起动动作的流程图。
[0033]图16是表示本发明的实施方式3的信息处理装置的OS再起动动作的流程图。
【具体实施方式】
[0034]下面，参照【附图说明】本发明的实施方式。在下面的实施方式的说明中，对相同或者相当的部分标注相同的标号。另外，以下说明的引导程序和OS是由处理器执行的程序。此夕卜，在引导程序和OS的结构的说明中名称以“部”结束的部分表示程序的功能块。
[0035]实施方式I
[0036]图1是表示本发明的实施方式I的信息处理装置的系统结构的结构图。在图1中，处理器101与作为存储OS的存储介质的RAM (Random Access Memory:随机存取存储器)102连接，由作为存储OS映射的非易失性存储介质的ROM (Ream Only Memory:只读存储器)103、第I设备104和第2设备105构成。作为RAM 102的一例有DRAM (Dynamic RAM)。作为ROM 103的一例有Flash ROM。另外，作为第I设备104、第2设备105的设备示例，有对处理器提供与外部的通信接口的串行通信接口(以下称作SCI)、对设定值和定时器值进行比较并在一致时通知处理器的对比匹配定时器(以下称作CMT)等。另外，在此作为系统结构例是连接2个设备，但本发明不将设备数量限定成2个，也可以连接多个相同类型的设备。并且，不限于将这些存储介质和设备直接与处理器连接，也可以通过电桥等电路连接。
[0037]图2是表示信息处理装置100的ROM 103中存储的信息及各个信息的位置和RAM102的存储区域的每种用途的配置的结构图。在此示出的ROM 103和RAM 102的区域划分是作为例子而示出的，本发明不限定其配置，也可以包含在此未记载的信息和区域。并且，关于RAM 102的区域分割，也可以事先进行固定分割来确定区域，或者还可以按照需要的尺寸在信息处理装置100起动时确定。
[0038]存储于ROM 103的信息包含:引导程序201，其是在信息处理装置100的系统起动时最先由处理器101执行，将OS从ROM 103加载到RAM 102，使处理器101开始执行已加载的OS的程序；运用OS映射202，其是在系统起动后的通常状态下由处理器101执行的OS的映射(程序的数据)；以及待机OS映射203，其是在OS再起动后的通常状态下由处理器101执行的OS的映射。
[0039]RAM 102的存储区域根据用途被分割成作为运用OS映射202的加载目的地的运用OS存储器204、作为待机OS映射203的加载目的地的待机OS存储器205、作为由处理器101执行的OS的作业用存储器的工作存储器206。
[0040]图3是表示引导程序201的结构的图。引导程序201具有:OS加载部301，其将OS加载到RAM 102的运用OS存储器204和待机OS存储器205 ；以及待机OS起动部302，其使处理器101开始执行被加载在待机OS存储器205中的OS。
[0041]图4是实施方式I的信息处理装置100的运用OS 410和待机OS 420的整体结构图。运用OS 410是由处理器101执行引导程序201的OS加载部301，并将运用OS映射202加载到运用OS存储器204中的OS。并且，待机OS 420是由处理器101将待机OS映射203加载到待机OS存储器205中的OS。
[0042]运用OS 410具有:0S初始化部411，由处理器101在运用OS 410自身的初始化时执行；设备初始化部412，在信息处理装置100具备的设备的初始化时执行；工作存储器附属部413，在将工作存储器206追加到运用OS 410的管理下时执行；通常处理部414，在进行系统起动处理完成后的通常状态下的设备的控制和进程的调度等OS处理时执行；以及异常处理部415，当在运用OS 410的执行中发生了例如向非法地址的存储器存取等异常时执行。