系统300是焊接的系统（solderedsystem)，例如在移动装置上。
[0040] 总线307、309与311可以是PCIe?.总线或是任何其他的类似周边互连总线。
[0041] 本申请描述的任何电路实施可通过控制制造工艺与屏蔽工作，而后用于制造相关 电路。对熟知此技艺的人士熟知这些制造工艺控制与屏蔽工作产生，包含储存计算器指令 在计算器可读取的媒体，包含例如Verilog、VHDL或是其他硬件描述语言的指令。
[0042] 本申请的实施例包含系统，所述系统包括：周边组件连接器耦合至周边组件总线； 以及多个周边组件通过多个个别传送/接收（TX/RX)道而直接耦合至周边组件连接器，因 而多个周边组件出现在周边组件总线，成为一个周边装置耦合至周边组件连接器。
[0043] 在实施例中，多个周边组件通过个别的传送/接收（TX/RX)道而进一步直接彼此 耦合。
[0044] 在实施例中，多个周边组件的至少一个是制图处理单元（GPU)。
[0045] 在实施例中，周边组件连接器是周边组件互连快送(PCTe?)槽，以及其中周边组 件总线是PCIe?.总线。
[0046] 在实施例中，每一个周边组件是用以接收通过周边组件连接器传送的所有数据， 以及决定可使用的数据。
[0047] 在实施例中，每一个周边组件将接收的所有数据转送至剩余的周边组件。
[0048] 在实施例中，以地址为基础，存取每一个周边组件。
[0049] 本申请的实施利包含多处理器方法，所述方法包括通过总线的个别传送/接收 (TX/RX)道组，耦合多个处理器至周边总线；耦合所述多个处理器至未耦合到总线的所述 多个处理器的彼此TX/RX道，从所述总线直接传送数据至所述多个处理器，其中所述多个 处理器的每一个处理器是可定地址的；以及在处理器之间直接传送数据。
[0050] 在实施例中，所述多个处理器包括制图处理单元（GPU)。
[0051] 在实施例中，所述多个处理器包括多个GPU，以及其中所述周边总线包括周边组 件互连快送(PCIe?)总线，所述GPU直接耦合至所述周边组件互连快送(PCIe?)总线。
[0052] 在实施例中，更包括通过个别的TX/RX道，耦合所述GPU直接比次通讯。
[0053] 在实施例中，更包括GPU从所述总线接收数据，以及传送所述数据至另一个GPU。
[0054] 本申请的实施利包含计算器可读取媒体，储存计算器可读取指令，用以制造电路， 所述电路包括周边组件连接器耦合至周边组件总线；以及多个周边组件通过多个个别的传 送/接收（TX/RX)道而直接耦合至所述周边组件连接器，因而所述多个周边组件出现在所 述周边组件总线，成为一周边装置耦合至所述周边组件连接器，其中所述多个周边组件更 通过个别的传输/接收（TX/RX)道而直接彼此耦合。
[0055] 在实施例中，所述指令包括硬件描述语言指令。
[0056] 本申请的实施利包含计算可读取的媒体，具有指令储存于其中，当在多处理器系 统中执行时，造成进行一方法，所述方法包括：耦合多个处理器至周边总线，通过所述总线 的各组传送/接收（TX/RX)道；耦合所述多个处理器至未连接到所述总线的所述多个处理 器的彼此TX/RX道；传送数据至所述多个处理器，从所述总线直接至所述多个处理器，其中 所述多个处理器的每一个处理器是可定地址的；以及在处理器之间直接传送数据。
[0057] 在实施例中，所述多个处理器包括制图处理单元（GPU)。
[0058] 在实施例中，所述多个处理器包括多个GPU，以及其中所述周边总线包括周边组件 互连快送(PCIe?)总线，所述GPU直接耦合至周边组件互连快送(P:CIe?)总线。
[0059] 在实施例中，所述方法更包括耦合GPU通过个别TX/RX道而直接彼此通讯。
[0060] 在实施例中，所述方法更包括GPU从总线接收数据以及传送所述数据至另一个 GPU〇
[0061] 本申请的实施利包含系统，所述系统包括总线根，总线根包括中心处理单元用以 通过组线而与周边组件通讯；以及第一周边组件直接耦合至组线根以及更直接耦合至第二 周边组件，所述第一周边组件包括内部桥，用以接收数据与传送数据，其中接收与传送包 括所述第一周边组件与所述第二周边组件之间的直接通讯。
[0062] 在实施例中，所述第一周边组件与所述第二周边组件各自用于与所述总线根直接 通讯，以传送与接收数据。
[0063] 在实施例中，接收与传送更包括通过所述总线根，从所述第二周边组件传送请求 与数据至所述第一周边组件。
[0064] 在实施例中，接收与传送更包括从所述第一周边组件传送请求或数据至所述第二 周边组件，通过所述第一周边组件的内部桥至第二周边组件。
[0065] 在实施例中，总线根用以进行存写操作，其中存写操作至所述第二周边组件包括 所述总线根传送存写请求至所述第一周边组件的内部桥，以及所述第一周边组件的内部桥 直接传送所述存写请求至所述第二周边组件。
[0066] 在实施例中，所述第二周边组件的内部总线接口接收所述存写请求。
[0067] 在实施例中，总线根用以进行存写操作，其中存写操作至所述第一周边组件包括 所述总线根传送存写请求至所述桥，以及所述桥传送所述存写请求至所述第一周边组件的 内部总线接口。
[0068] 在实施例中，所述总线根用以进行读取操作，其中读取操作至所述第一周边组件 包括所述总线根传送读取请求至所述桥，以及所述桥传送所述读取请求至所述第一周边组 件的内部总线接口。
[0069] 在实施例中，总线根用以进行读取操作，其中读取操作至所述第二周边组件包括 所述总线根传送读取请求至所述桥，以及所述桥直接传送所述读取请求至所述第二周边组 件。
[0070] 在实施例中，所述桥包括逻辑用以决定对于所接收存写请求、所接收读取请求与 所接收数据的路由。
[0071] 在实施例中，所述第二周边组件包括内部桥，用以接收数据与传送数据，以及当所 述内部桥不用接收数据与传送数据时，所述第二周边组件更用已被下降电力。
[0072] 在实施例中，所述第二周边组件更包括用于使用内部桥的电源。
[0073] 在实施例中，所述第一周边组件与所述第二周边组件各包括制图处理单元 (GPU)〇
[0074] 在实施例中，所述第一周边组件与所述第二周边组件各自更包括多个客户耦合至 个别总线接口，其中所述客户包括视频处理逻辑，所述视频处理逻辑包括shaderunits与 编码器/译码器单元。
[0075] 本申请的实施例包含在多处理器系统中通讯的方法，所述方法包括总线根直接传 送请求至第一周边组件，其中所述请求包括读取请求与存写请求，所述第一周边组件通过 所述第一周边组件的内部桥中的第一总线而接收所述请求；以及所述内部桥决定所述请求 的适当路由，其中适当路由包括针对第二周边组件的路由请求，通过第二总线直接从所述 桥至所述第二周边组件的总线接口；以及针对第一周边组件的路由请求至所述第一周边组 件的总线接口。
[0076] 在实施例中，更包括所述第二组件，通过第三总线直接传送数据至所述总线根，响 应读取请求。
[0077] 在实施例中，更包括第二周边组件接收所述第二周边组件的内部桥中的请求。
[0078] 在实施例中，更包括所述第一周边组件通过所述第二总线传送读取请求至所述第 二周边组件，所述第二周边组件传送数据，通过所述第三总线，响应所述读取请求至所述总 线根，以及所述总线根通过所述第一总线传送所述数据至所述桥。
[0079] 本申请的实施利包含计算器可读取的媒体，具有储存的指令，当在多处理系统中 执行时，造成进行通讯方法，所述方法包括：总线根直接传送请求至第一周边组件，其中所 述请求包括读取请求与存写请求，所述第一周边组件通过所述第一周边组件的内部桥中第 一总线而接收请求；以及所述内部桥决定所述请求的适当路由，其中适当路由包括针对第 二周边组件的路由请求，通过第二总线从所述桥直接至所述第二周边组件的总线接口；以 及针对