映射关系，将第二数据的KeyValue格式转换为第一格式；第一映射关系用于表明根据第一格式的第一数据转换得到的KeyValue格式的每个Value对应的行属性及列属性；
[0262]输出模块503，用于向应用层反馈输出格式转换后的数据。
[0263]可选的，在本发明另一实施例中，该装置还包括接收模块、获取模块和操作模块；
[0264]接收模块用于:在读取模块501对存储的第二数据进行读取之前，接收应用层下发的待写入的第一格式的第一数据；
[0265]获取模块用于:获取第一格式的数据与第二格式的数据之间的第一映射关系；第二格式为KeyValue格式；
[0266]转换模块502还用于:根据第一映射关系，将第一数据的格式转换为第二格式，得到第二数据；
[0267]操作模块用于:存储第二数据。
[0268]可选的，在本发明另一实施例中，该装置还包括恢复模块、第一更新模块和第二更新丰吴块；
[0269]恢复模块用于:在操作模块存储第二数据之后，根据更新前的第一映射关系将第二数据恢复为第一格式的第一数据；
[0270]第一更新模块用于:使用第二映射关系更新存储的所述第一映射关系；第二映射关系用于表明根据第一格式的数据转换得到的每个Value对应的行属性及列属性，且第一映射关系中的每个value对应的行属性与第二映射关系中的每个value对应的行属性不同，和/或，第一映射关系中的每个value对应的列属性与第二映射关系中的每个value对应的列属性不同；
[0271]转换模块502还用于:根据更新后的第一映射关系将第一数据的格式转换为第三格式，得到第三数据；
[0272]第二更新模块用于:根据第三数据更新存储的第一数据。
[0273]请参见图6A，基于同一发明构思以及上述各实施例，本发明实施例还提供一种数据存储装置，该数据存储装置可以包括存储器601、处理器602和接收器603。可选的，请参见图6B，在本发明另一实施例中，该数据存储装置还可以包括发送器604。
[0274]处理器602具体可以是CPU (中央处理器)或ASIC (Applicat1n SpecificIntegrated Circuit，特定应用集成电路)，可以是一个或多个用于控制程序执行的集成电路，可以是使用FPGA(Field Programmable Gate Array，现场可编程门阵列)开发的硬件电路，可以是基带芯片。存储器601的数量可以是一个或多个。存储器601可以包括ROM (ReadOnly Memory，只读存储器)、RAM (Random Access Memory，随机存取存储器)和磁盘存储器。接收器603和发送器604可以属于射频系统，接收器603和发送器604用于与外部设备进行网络通信，具体可以通过以太网、无线接入网、无线局域网等网络与外部设备进行通信。接收器603和发送器604可以是物理上相互独立的两个元件，也可以是物理上的同一个元件。
[0275]这些存储器601、接收器603和发送器604可以通过总线与处理器602相连接，或者也可以通过专门的连接线分别与处理器602连接。
[0276]通过对处理器602进行设计编程，将前述所示的方法所对应的代码固化到芯片内，从而使芯片在运行时能够执行前述实施例中的所示的方法。如何对处理器602进行设计编程为本领域技术人员所公知的技术，这里不再赘述。
[0277]本发明实施例中，数据存储装置可以位于如前所述的其他模块(比如特定的数据平台)中，因此可以不直接跟用户进行交互。
[0278]接收器603，用于接收应用层下发的待写入的第一格式的第一数据；
[0279]处理器602，用于获取第一格式的数据与第二格式的数据之间的第一映射关系，并根据第一映射关系，将第一数据的格式转换为第二格式，得到第二数据；第二格式为KeyValue格式，第一映射关系用于表明根据第一格式的数据转换得到的每个Value对应的行属性及列属性；
[0280]存储器601，用于存储第二数据。
[0281]可选的，在本发明另一实施例中，处理器602还用于:
[0282]在通过存储器601存储第二数据之后，根据更新前的第一映射关系将第二数据恢复为第一格式的第一数据；
[0283]使用第二映射关系更新存储的第一映射关系；第二映射关系用于表明根据第一格式的数据转换得到的每个Value对应的行属性及列属性，且第一映射关系中的每个value对应的行属性与第二映射关系中的每个value对应的行属性不同，和/或，第一映射关系中的每个value对应的列属性与第二映射关系中的每个value对应的列属性不同；
[0284]根据更新后的第一映射关系将第一数据的格式转换为第三格式，得到第三数据；
[0285]根据第三数据更新存储的第二数据。
[0286]可选的，在本发明另一实施例中，处理器602还用于:
[0287]在通过存储器601存储第二数据之后，若接收到应用层下发的读取所述第一数据的指令，对存储的第二数据进行读取；根据第一映射关系，将第一数据的格式转换为第一格式，得到第四数据；
[0288]发送器604用于:向应用层反馈输出第四数据。
[0289]请参见图7A，基于同一发明构思以及上述各实施例，本发明一个实施例还提供一种数据读取装置，该数据读取装置可以包括存储器701、处理器702和发送器703。可选的，请参见图7B，在本发明另一实施例中，该数据读取装置还可以包括接收器704。
[0290]处理器702具体可以是CPU或ASIC，可以是一个或多个用于控制程序执行的集成电路，可以是使用FPGA开发的硬件电路，可以是基带芯片。存储器701的数量可以是一个或多个。存储器701可以包括ROM、RAM和磁盘存储器。发送器703和接收器704可以属于射频系统，发送器703和接收器704用于与外部设备进行网络通信，具体可以通过以太网、无线接入网、无线局域网等网络与外部设备进行通信。发送器703和接收器704可以是物理上相互独立的两个元件，也可以是物理上的同一个元件。
[0291]这些存储器701、发送器703和接收器704可以通过总线与处理器702相连接，或者也可以通过专门的连接线分别与处理器702连接。
[0292]通过对处理器702进行设计编程，将前述所示的方法所对应的代码固化到芯片内，从而使芯片在运行时能够执行前述实施例中的所示的方法。如何对处理器702进行设计编程为本领域技术人员所公知的技术，这里不再赘述。
[0293]本发明实施例中，
[0294]处理器702，用于若接收到应用层下发的读取第一数据的指令，对存储的第二数据进行读取；根据第一映射关系，将存储器701中存储的第二数据的KeyValue格式转换为第一格式；第一映射关系用于表明根据第一格式的第一数据转换得到的KeyValue格式的每个Value对应的行属性及列属性；
[0295]发送器703，用于向应用层反馈输出格式转换后的数据。
[0296]可选的，在本发明另一实施例中，
[0297]接收器704用于:在处理器702对存储的第二数据进行读取之前，接收应用层下发的待写入的第一格式的第一数据；
[0298]处理器702还用于:获取第一格式的数据与第二格式的数据之间的第一映射关系；第二格式为KeyValue格式；根据第一映射关系，将第一数据的格式转换为第二格式，得到第二数据；
[0299]存储器701还用于:存储第二数据。
[0300]可选的，在本发明另一实施例中，处理器702还用于:
[0301]在存储器701存储第二数据之后，根据更新前的第一映射关系将第二数据恢复为第一格式的第一数据；
[0302]使用第二映射关系更新存储的第一映射关系；第二映射关系用于表明根据第一格式的数据转换得到的每个Value对应的行属性及列属性，且第一映射关系中的每个value对应的行属性与第二映射关系中的每个value对应的行属性不同，和/或，第一映射关系中的每个value对应的列属性与第二映射关系中的每个value对应的列属性不同；
[0303]根据更新后的第一映射关系将第一数据的格式转换为第三格式，得到第三数据；
[0304]根据第三数据更新存储的第一数据。
[0305]请参见图8，基于同一发明构思以及上述各实施例，本发明一个实施例还提供一种数据存储装置800，数据存储装置800可以包括存储器802和处理器801。可选的，请继续参见图8，在本发明另一实施例中，数据存储装置800还可以包括输入/输出接口(I/O接P )805和通信接口 804。
[0306]处理器801具体可以是CPU或ASIC，可以是一个或多个用于控制程序执行的集成电路，可以是使用FPGA开发的硬件电路，可以是基带芯片。存储器802的数量可以是一个或多个。存储器802可以包括ROM、RAM和磁盘存储器。输入/输出接口 805内包括若干专用寄存器和相应的控制逻辑电路，它是处理器801 (例如CPU)和I/O设备之间交换信息的媒介和桥梁。通信接口(Communicat1n Interface)804可以是指中央处理器和标准的通信子系统之间的接口，例如RS232接口。
[0307]这些存储器802、输入/输出接口 805和通信接口 804可以通过总线803与处理器801相连接。
[0308]通过对处理器801进行设计编程，将前述所示的方法所对应的代码固化到芯片内，从而使芯片在运行时能够执行前述实施例中的所示的方法。如何对处理器801进行设计编程为本领域技术人员所公知的技术，这里不再赘述。
[0309]本发明实施例中，存储器802用于存储计算机执行指令，当数据存储装置800运行时，处理器801读取所述存储器802存储的所述计算机执行指令，以使数据存储装置800执行如图1流程所介绍的数据存储方法。
[0310]请参见图9，基于同一发明构思以及上述各实施例，本发明一个实施例还提供一种数据读取装置900，数据读取装置900可以包括存储器902和处理器901。可选的，请继续参见图9，在本发明另一实施例中，数据读取装置900还可以包括输入/输出接口 905和通信接口 904。
[0311]处理器901具体可以是CPU或ASIC，可以是一个或多个用于控制程序执行的集成电路，可以是使用FPGA开发的硬件电路，可以是基带芯片。存储器902的数量可以是一个或多个。存储器902可以包括ROM、RAM和磁盘存储器。输入/输出接口 905内包括若干专用寄存器和相应的控制逻辑电路，它是处理器901 (例如CPU)和I/O设备之间交换信息的媒介和桥梁。通信接口 904可以是指中央处理器和标准的通信子系统之间的接口，例如RS232 接口。
[0312]这些存储器902、输入/输出接口 905和通信接口 904可以通过总线903与处理器901相连接。
[0313]通过对处理器901进行设计编程，将前述所示的方法所对应的代码固化到芯片内，从而使芯片在运行时能够执行前述实施例中的所示的方法。如何对处理器901进行设计编程为本领域技术人员所公知的技术，这里不再赘述。
[0314]本发明实施例中，存储器902用于存储计算机执行指令，当数据读取装置900运行时，处理器901读取存储器902存储的计算机执行指令，以使数据读取装置900执行如图2流程所介绍的数据读取方法。
[0315