，如图6所示。显然，对化CNAND忍片组中的映射表进行读操作和更新 操作，相比MLCNAND忍片组和3D堆叠NAND忍片组，功耗更低，速度更快，存储块的耐久擦 写寿命也更长，整个NAND固态硬盘的性能得到了提高，使用寿命也会增加。 阳〇5引 实施例二：
[0054] 基于实施例一，传统的闪存忍片的制造工艺与逻辑控制工艺不同，二者无法集成 到一块忍片上，如果采用一种基于Gate Last金属栅工艺的二维NAND工艺，利用金属栅工 艺实现各NAND单元的金属控制栅，即地址存储单元所在的第一级NAND存储器忍片组中每 个存储单元结构均采用Gate Last二维NAND金属栅工艺，而不是传统的多晶娃环绕控制 栅，从而可W实现NAND工艺与高介电常数金属栅CMOS工艺的集成，那么存储逻辑控制器与 地址存储单元所在的单层单元NAND忍片组可W通过GateLast二维NAND金属栅工艺集成 在一个SoC系统级控制器忍片上，由此，上述实施例一结构可变成如图7所示结构。 阳化5] 如图7所示，本发明结构主要包括若干级NAND存储器忍片组，如第一级NAND存储 器忍片组、第二级NAND存储器忍片组…第四级NAND存储器忍片组。
[0056]SoC系统级控制器忍片，集成有存储逻辑控制器W及与存储逻辑控制器连接的地 址存储单元所在的单层单元NAND忍片组，与第一级NAND存储器忍片组类型相同。
[0057] 单层单元NAND忍片组中存储有若干级NAND存储器忍片组中逻辑地址到物理地址 的映射表，存储逻辑控制器用于对映射表进行读操作、更新操作或重建操作。
[0058] 优选的，第一级NAND存储器忍片组为化CNAND忍片组，第二级NAND存储器忍片 组为每单元化itMLCNAND忍片组，第Ξ级NAND存储器忍片组为每单元3bitMLCNAND忍 片组，第四级NAND存储器忍片组为3D堆叠NAND忍片组。
[0059] 在S0C系统级控制忍片内集成了化CNAND存储器忍片组，存储逻辑控制器通过内 部接口（1)可存取NAND存储器的内容，速度更快。本发明将进一步将所有NAND存储器忍 片组的地址映射表存储到S0C系统级控制忍片内的单层单元NAND忍片组上，从而进一步加 快了对映射表读取和更新的速度。如果化CNAND忍片组容量足够大，还可W存储此固态硬 盘的固件程序和算法，例如闪存转换层（FTL)算法、垃圾回收算法、均衡损耗算法等，进一 步加快NAND固态硬盘启动的时间，而无需再去片外的NAND存储块中读取运些数据，提高闪 存的性能。 W60] 综上所述，本发明公开了一种混合异构NAND固体硬盘，由存储逻辑控制器和多个 NAND忍片组构成，其基于化C闪存擦写周期高于MLC闪存和3D闪存的特点，利用SLC闪 存来存储异构固态硬盘上所有NAND忍片的映射表并连接至存储逻辑控制器，从而整体上 提高混合异构NAND固态硬盘的耐久寿命、提高了对映射表的读取速度、更新速度和重建速 度，一定程度上降低了对映射表的读取和更新损耗。
[0061] 本领域技术人员应该理解，本领域技术人员在结合现有技术W及上述实施例可W 实现所述变化例，在此不做寶述。运样的变化例并不影响本发明的实质内容，在此不予寶 述。
[0062] W上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述 特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予W实 施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述掲示 的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等 效实施例，运并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据 本发明的技术实质对W上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明 技术方案保护的范围内。
【主权项】
1. 一种混合异构NAND固态硬盘，其特征在于，包括： 存储逻辑控制器； 若干NAND存储器芯片组，所述若干NAND存储器芯片组分为N个级别，且第Μ级NAND存储器芯片组的数据存储访问速度大于第Μ+1级NAND存储器芯片组的数据存储访问速度， 第Μ级NAND存储器芯片组的数据保持能力和耐写寿命优于第Μ+1级NAND存储器芯片组的 数据保持能力和耐写寿命； 地址存储单元，设置于所述若干NAND存储器芯片组中的第一级NAND存储器芯片组中， 且与所述存储逻辑控制器连接； 其中，所述地址存储单元中存储有所述若干NAND存储器芯片组中每个所述NAND存储 器芯片组所对应的逻辑地址到物理地址的映射表，N、Μ均为正整数，且0 <Μ<N。2. 如权利要求1所述的混合异构NAND固态硬盘，其特征在于， 所述存储逻辑控制器用于对所述第一级NAND存储器芯片组中所存储的逻辑地址到物 理地址的映射表进行读操作、更新操作或重建操作。3. 如权利要求2所述的混合异构NAND固态硬盘，其特征在于，所述混合异构NAND固态 硬盘还集成有缓存器，所述存储逻辑控制器通过所述缓存器对所述第一级NAND存储器芯 片组中所存储的逻辑地址到物理地址的映射表进行所述重建操作。4. 如权利要求3所述的混合异构NAND固态硬盘，其特征在于，所述重建操作步骤包 括： 所述混合异构NAND固态硬盘上电后由所述存储逻辑控制器启动固件程序； 所述存储逻辑控制器从所述第一级NAND存储器芯片组读取所述逻辑地址到物理地址 的映射表信息至所述缓存器中，完成所述重建操作。5. 如权利要求1所述的混合异构NAND固态硬盘，其特征在于，所述地址存储单元所在 的第一级NAND存储器芯片组与所述存储逻辑控制器集成到SoC系统级控制芯片上。6. 如权利要求5所述的混合异构NAND固态硬盘，其特征在于，所述地址存储单元所在 的第一级NAND存储器芯片组中每个存储单元结构均采用GateLast二维NAND金属栅工艺。7. 如权利要求5所述的混合异构NAND固态硬盘，其特征在于，所述地址存储单元所在 的第一级NAND存储器芯片组与所述存储逻辑控制器通过GateLast二维NAND金属栅工艺 集成于所述SoC系统级控制芯片上。8. 如权利要求1所述的混合异构NAND固态硬盘，其特征在于，所述若干NAND存储器 芯片组中的第一级NAND存储器芯片组为一个单层单元NAND芯片组，第K级NAND存储器芯 片组为每单元Lbit多层单元NAND芯片组，第N级NAND存储器芯片组为3D堆叠NAND芯片 组； 其中，K、L均为正整数，且1 <K<N，1〈L。9. 如权利要求1所述的混合异构NAND固态硬盘，其特征在于， 所述地址存储单元中存储有所述混合异构NAND固态硬盘的固件程序、闪存转换层算 法、垃圾回收算法和均衡损耗算法。
【专利摘要】本发明涉及集成电路技术领域，尤其涉及一种混合异构NAND固态硬盘，该混合异构NAND固态硬盘由存储逻辑控制器和NAND芯片组构成，其基于SLC闪存擦写周期高于MLC闪存和3D闪存的特点，利用SLC闪存来存储异构固态硬盘上所有NAND芯片的映射表并连接至存储逻辑控制器，从而整体上提高混合异构NAND固态硬盘的耐久寿命、提高了对映射表的读取速度、更新速度和重建速度，一定程度上降低了对映射表的读取和更新损耗。
【IPC分类】G06F3/06
【公开号】CN105278875
【申请号】CN201510590107
【发明人】景蔚亮, 陈邦明
【申请人】上海新储集成电路有限公司
【公开日】2016年1月27日
【申请日】2015年9月16日