个结果的输入向量，对传播延迟进行估算 分析。记录LVP输出，因而认为置零门造成零延迟时间。门树由FA和HA算术单元构成。 实际上，这些算术单元由两个简单的门构成，其中，所述两个简单的门导致2*LgN个门的估 算延迟。然而，标准库的门较复杂，可在一个复杂的门中进行这些标准函数，从而导致LgN 个延迟时间。比较阶段由并行进行的若干比较构成，从而导致4个门的延迟时间。返回到 LVP，存在另一个门和样本，从而导致1个门的延迟时间。总之，延迟时间添加至下述值：
[0127] GateTreePD+ComparePD+MaskGen PD+MaskPD+MuxShiftPD=LgN+1+3+1+1 = Lg(2*N)+6
[0128] 在最差的情况下，传播延迟估算总计如表2所示：
[0129] 表2:针对最差的情况以一种实施形式通过前缀树进行的计算
[0130]
[0131] 在另一种实施形式中，如图9所示，调度设备200包括接口 1110和处理器1120。 所述接口 1110用于：接收一个请求组202,以及输出一个权限组204和选择掩码210。根据 图4至图6的上述实施例中的一个或多个单元以处理器1120的形式呈现。为提供其功能， 所述处理器1120执行所述单元的相应步骤。
[0132] 图8示出了一实施形式提供的用于将多个输入存储至一个FIFO存储器组中，以及 从所述FIFO存储器组中取出多个输出的方法1000的示意图。
[0133] 所述方法1000用于将一个输入数据流组902存储至一个FIFO存储器组901a， 901b，……，901c中，以及将所述FIFO存储器组901a，901b，……，901c中的数据取出至一 个输出数据流组904中。可操作所述输入数据流组902和所述输出数据流组904从而在每 个时钟周期内均进行发送新数据和停止发送新数据中的任一项。所述方法1000包括：根据 输入互连矩阵，将所述输入数据流组902中的每个输入数据流与所述FIFO存储器组901a， 901b，……，901c中的每个输入设备进行互连1001。所述方法1000包括：根据输出互连矩 阵，将所述FIFO存储器组901a，901b，……，901c中的每个输出设备与所述输出数据流组 904中的每个输出数据流进行互连1003。所述方法1000包括：根据输入数据调度方案，选 择1005所述输入互连矩阵。所述方法1000包括：根据输出数据调度方案，选择1007所述 输出互连矩阵。所述方法1000包括：控制1009所述输入数据调度方案，以使来自所述输入 数据流组902的数据通过轮询方式在所述FIFO存储器组901a，901b，……，901c中分发， 以及控制所述输出数据调度方案，以使来自所述FIFO存储器组901a，901b，……，901c的 数据通过轮询方式取出至所述输出数据流组904中。
[0134] 在上述实施形式中，仅以一组含有三个FIFO存储器901a、901b和901c为例，本发 明可应用于含有任意数量的FIFO存储器的组，例如，图1所示的八个存储器。
【主权项】
1. 一种用于将一个输入数据流组（902)存储至以及将数据取出至一个输出数据流组 (904)的存储器聚合设备（990)，其中，所述输入数据流组（902)和所述输出数据流组（904) 是可操作的从而在每个时钟周期内进行发送新数据和停止发送新数据中的任一项，所述存 储器聚合设备（990)包括： 一个FIFO存储器组（901a，901b，……，901c)，其中，每个FIFO存储器包括输入和输 出； 输入互连器（903)，用于根据输入互连矩阵，将所述输入数据流组（902)中的每个输入 数据流与所述FIFO存储器组（901a，901b，……，901c)中的每个输入进行互连； 输出互连器（905)，用于根据输出互连矩阵，将所述FIFO存储器组（901a，901b，……， 901c)中的每个输出与所述输出数据流组（904)中的每个输出数据流进行互连； 输入选择器（907)，用于根据输入数据调度方案，选择所述输入互连矩阵； 输出选择器（909)，用于根据输出数据调度方案，选择所述输出互连矩阵； 存储控制器（911)，与所述输入选择器（907)和所述输出选择器（909)耦合，其中，所 述存储控制器（911)用于：控制所述输入数据调度方案，以使来自所述输入数据流组（902) 的数据通过轮询方式在所述FIFO存储器组（901a，901b，……，901c)中分发，以及控制所 述输出数据调度方案，以使来自所述FIFO存储器组（901a，901b，……，901c)的数据通过 轮询方式取出至所述输出数据流组（904)中。2. 根据权利要求1所述的存储器聚合设备（990)，其特征在于，多个FIFO存储器 (901a，901b，……，901c)与多个输入数据流（902)对应。3. 根据权利要求1或2所述的存储器聚合设备（990)，其特征在于，所述输入互连器 (903)包括一个复用器组，用于实现所述输入互连矩阵，所述输出互连器（905)包括一个复 用器组，用于实现所述输出互连矩阵。4. 根据权利要求3所述的存储器聚合设备（990)，其特征在于，所述输入选择器（907) 包括门树仲裁器逻辑，用于控制所述输入互连器（903)的所述复用器组，所述输出选择器 (909)包括门树仲裁器逻辑，用于控制所述输出互连器（905)的所述复用器组。5. 根据上述权利要求任意一项所述的存储器聚合设备（990)，其特征在于，所述输入 选择器（907)用于选择所述输入互连矩阵，使得所述输入数据流组（902)中，只有携带有效 数据请求的数据流互连至所述FIFO存储器组（901)。6. -种用于存储一个输入数据流组（902)以及将数据取出至一个输出数据流组（904) 的存储器聚合设备（990)，其中，所述输入数据流组（902)和所述输出数据流组（904)是可 操作的从而在每个时钟周期内进行发送新数据和停止发送新数据中的任一项，且所述存储 器聚合设备（990)包括： 一个FIFO存储器组（901a，901b，……，901c)，其中，每个FIFO存储器包括输入和输 出； 输入互连器（903)，用于根据输入互连矩阵，将所述输入数据流组（902)中的每个输入 数据流与所述FIFO存储器组（901a，901b，……，901c)中的每个输入进行互连； 输出互连器（905)，用于根据输出互连矩阵，将所述FIFO存储器组（901a，901b，……， 901c)中的每个输出与所述输出数据流组（904)中的每个输出数据流进行互连； 输入选择器（907)，用于选择所述输入互连矩阵，使得所述输入数据流组（902)中，携 带有效数据请求的数据流压缩成所述FIFO存储器组（901a，901b，……，901c)中一个连续 的数据请求组； 输出选择器（909)，用于根据输出数据调度方案，选择所述输出互连矩阵； 存储控制器（911)，与所述输入选择器（907)和所述输出选择器（909)耦合。7. 根据权利要求6所述的存储器聚合设备（900)，其特征在于，所述输入选择器（907) 用于选择所述输入互连矩阵，使得所述输入数据流组（902)中，携带有效数据请求的所述 数据流与指向所述FIFO存储器组（901a，901b，……，901c)中的空条目的FIFO指针对齐。8. 根据权利要求6或7所述的存储器聚合设备（990)，其特征在于，包括：时钟输入，用 于接收时钟信号，其中，所述输入选择器（907)用于在所述时钟信号的每个时钟周期内，切 换所述输入互连矩阵，且所述输出选择器（909)用于在所述时钟信号的每个时钟周期内， 切换所述输出互连矩阵。9. 根据权利要求8所述的存储器聚合设备（990)，其特征在于，所述输入选择器（907) 用于接收指示所述输入数据流组（902)中携带有效数据请求的多个数据流的R位向量，且 用于选择所述输入互连矩阵，使得在所述时钟信号的每个时钟周期内，所述输入数据流组 (902)中的所述多个数据流的前G个数据请求互连至所述FIFO存储器组（901a，901b，……， 901c)，其中，R和G为整数。10. 根据权利要求8或9所述的存储器聚合设备（990)，其特征在于，所述输出选择器 (909)用于接收指示所述输出数据流组（902)中携带有效数据请求的多个数据流的R位 向量，且用于选择所述输出互连矩阵，使得在所述时钟信号的每个时钟周期内，所述输出数 据流组（902)中的所述多个数据流的前G个数据请求互连至所述FIFO存储器组（901a， 901b，……，901c)，其中，R和G为整数。11. 根据权利要求9或10所述的存储器聚合设备（990)，其特征在于，所述存储控制器 (911)用于依据所述FIFO存储器组（901a，901b，……，901c)中的多个空条目，控制R和 G〇12. -种方法（1000)，用于将一个输入数据流组（902)存储至一个FIFO存储器组 (901a,901b,……，901c)中，以及将所述FIFO存储器组（901a，901b，……，901c)中的数 据取出至一个输出数据流组（904)中，其中，所述输入数据流组（902)和所述输出数据流组 (904)是可操作的从而在每个时钟周期内进行发送新数据和停止发送新数据中的任一项， 且所述方法（1000)包括： 根据输入互连矩阵，将所述输入数据流组（902)中的每个输入数据流与所述FIFO存储 器组（901a，901b，……，901c)中的每个输入进行互连（1001); 根据输出互连矩阵，将所述FIFO存储器组（901a，901b，……，901c)中的每个输出与 所述输出数据流组（904)中的每个输出数据流进行互连（1003); 根据输入数据调度方案，选择（1005)所述输入互连矩阵； 根据输出数据调度方案，选择（1007)所述输出互连矩阵； 控制（1009)所述输入数据调度方案，以使来自所述输入数据流组（902)的数据通过轮 询方式在所述FIFO存储器组（901a，901b，……，901c)中分发，以及控制所述输出数据调 度方案，以使来自所述FIFO存储器组（901a，901b，……，901c)的数据通过轮询方式取出 至所述输出数据流组（904)中。13.根据权利要求12所述的方法（1000)，其特征在于，所述选择（1005)所述输入互连 矩阵是基于门树仲裁器逻辑的，且所述选择（1007)所述输出互连矩阵是基于门树仲裁器 逻辑的。
【专利摘要】本发明涉及一种用于存储一个输入数据流组(902)以及将数据取出至一个输出数据流组(904)的存储器聚合设备(990)，其中，可操作所述输入数据流组(902)和所述输出数据流组(904)从而在每个时钟周期内均进行发送新数据和停止发送新数据中的任一项，且所述存储器聚合设备(990)包括：一个FIFO存储器组(901a，901b，……，901c)，其中，每个FIFO存储器包括输入设备和输出设备；输入互连器(903)，用于根据输入互连矩阵，将所述输入数据流组(902)中的每个输入数据流与所述FIFO存储器组(901a，901b，……，901c)中的每个输入设备进行互连；输出互连器(905)，用于根据输出互连矩阵，将所述FIFO存储器组(901a，901b，……，901c)中的每个输出设备与所述输出数据流组(904)中的每个输出数据流进行互连；输入选择器(907)，用于根据输入数据调度方案，选择所述输入互连矩阵；输出选择器(909)，用于根据输出数据调度方案，选择所述输出互连矩阵；内存控制器(911)，分别与所述输入选择器(907)和所述输出选择器(909)耦合，其中，所述内存控制器(911)用于：控制所述输入数据调度方案，以使来自所述输入数据流组(902)的数据通过轮询方式在所述FIFO存储器组(901a，901b，……，901c)中分发，以及控制所述输出数据调度方案，以使来自所述FIFO存储器组(901a，901b，……，901c)的数据通过轮询方式取出至所述输出数据流组(904)中。
【IPC分类】G06F5/06
【公开号】CN105378647
【申请号】CN201380077301
【发明人】亚戎·夏哈, 约阿夫·皮莱格, 亚历克斯·塔勒, 亚历克斯·乌曼斯基, 拉米·泽马奇, 熊礼霞, 陆玉春
【申请人】华为技术有限公司
【公开日】2016年3月2日
【申请日】2013年6月19日
【公告号】EP3011427A1, US20160103777, WO2014202129A1