用于开关电压调节器的可配置数字接口的制作方法
【技术领域】
[0001]本申请涉及开关电压调节器，更具体地涉及用于开关电压调节器的数字接口。
【背景技术】
[0002]开关电压调节器由于其高效率和由这样的变换器消耗的少量的面积/体积而广泛地用在用于各种应用的现代电子系统中，诸如用于电信的计算(服务器和手机)和P0L(载荷点系统)。广泛接受的开关电压调节器拓扑包括降压、升压、降压-升压、前向、后向、半桥、全桥和SEPIC拓扑。多相降压变换器特别适合用于提供高性能集成电路(诸如微处理器、图形处理器和网络处理器)所需的在低电压情况下的高电流。降压变换器使用有源部件(诸如脉冲宽度调制(PWM)控制器1C(集成电路)、驱动器电路装置、包括功率M0SFET (金属氧化物半导体场效应晶体管)的一个或多个相位)以及无源部件(诸如电感器、变压器或耦合的电感器、电容器、和电阻器)来实现。多个相位(功率级)可以通过相应的电感器并联地连接到负载以满足高输出电流要求。
[0003]电子系统的电源要求很复杂，具有被生成用于通常的多部件板上的不同的电压、电流和启动要求的很多不同的电源轨。载荷点(PoL)开关电压调节器高效地分配功率，以在负载附近实现电压供应生成。数字电压调节器作为P0L开关电压调节器正变得越来越流行，其提供了实现输出要求的各种集合的灵活性，具有好的性能且丰富的特征。数字开关电压调节器通常经由数字主机接口来控制。用于数字主机接口的协议例如通过改变功能、扩展命令集合或改变协议版本来进行变化。传统的数字开关电压调节器通常使用数字主机接口的硬编码RTL (寄存器-传输水平)实现。通过这样的硬编码设计，全掩膜重新设计需要适应规格变化。这又增加了整个系统的成本和制造(物理上生产)新的设计所需要的时间。
【发明内容】
[0004]根据高速、低延迟可配置数字接口的一种实施例，可配置数字接口包括第一硬连线单元、第二硬连线单元和对接在第一硬连线单元与第二硬连线单元之间的可编程微控制器。第一硬连线单元可操作以将通过可配置数字接口接收的传入的帧解串成与开关电压调节器的操作相关联的命令和数据，并且将传出的数据串行化为用于通过可配置数字接口来传输的新的帧。第二硬连线单元可操作以处理由第一硬连线单元解串的传入的帧中所包括的命令，并且提供待由第一硬连线单元串行化为新的帧的传出的数据。可编程微控制器可操作以改变在第一硬连线单元与第二硬连线单元之间流动的命令和数据中的一个或多个。
[0005]根据修改高速、低延迟可配置数据接口的操作的方法的一种实施例，所述方法包括:由第一硬连线单元将通过所述可配置数字接口接收的传入的帧解串成与开关电压调节器的操作相关联的命令和数据；由第二硬连线单元处理所述传入的已解串的帧中所包括的命令；以及通过对接在所述第一硬连线单元与所述第二硬连线单元之间的可编程微控制器来改变在所述第一硬连线单元与所述第二硬连线单元之间流动的所述命令和数据中的一个或多个。
[0006]根据开关电压调节器的一种实施例，电压调节器包括:可操作以驱动负载的功率级；可操作以控制所述功率级的切换的数字控制器；以及将所述数字控制器连接到所述负载的高速、低延迟可配置数字接口。高速低延迟可配置数字接口包括第一硬连线单元、第二硬连线单元和对接在第一硬连线单元与第二硬连线单元之间的可编程微控制器。第一硬连线单元可操作以将通过可配置数字接口接收的传入的帧解串成与开关电压调节器的操作相关联的命令和数据，并且将传出的数据串行化为用于通过可配置数字接口来传输的新的帧。第二硬连线单元可操作以处理通过第一硬连线单元解串的传入的帧中所包括的命令，并且提供待由第一硬连线单元串行化为新的帧的传出的数据。可编程微控制器可操作以改变在第一硬连线单元与第二硬连线单元之间流动的命令和数据中的一个或多个。
[0007]本领域技术人员在阅读以下详细描述和在查看附图时将认识到额外的特征和优点。
【附图说明】
[0008]附图的元素并非必须相对于彼此成比例。相似的附图标记指定对应的相似的部分。可以组合各种图示实施例的特征，除非它们彼此排斥。在附图中描绘并且在下面的描述中详述实施例。
[0009]图1图示包括负载、用于调节负载电压的开关电压调节器和将负载连接到调节器的可配置数字接口的电子系统的一个实施例的框图。
[0010]图2图示包括负载、用于调节负载电压的开关电压调节器和将负载连接到调节器的可配置数字接口的电子系统的另一实施例的框图。
[0011]图3图示包括负载、用于调节负载电压的开关电压调节器和将负载连接到调节器的可配置数字接口的电子系统的又一实施例的框图。
[0012]图4图示图1-3中所示的可配置数字接口响应于来自负载的传入的命令的操作的实施例的流程图。
[0013]图5图示图1-3所示的可配置数字接口的实施例的框图。
[0014]图6图示图1-3和5中所示的可配置数字接口中所包括的组合逻辑的实施例的框图。
[0015]图7 (包括图7A和7B)图示命令修改前后的电压调节器输出波形。
【具体实施方式】
[0016]本文中所描述的实施例提供一种用于开关电压调节器的可配置数字接口。例如，R0M(只读存储器)、NVM(非易失性存储器)或0ΤΡ( —次性可编程)存储器可以用于例如通过使得接口命令集合和/或功能适应新的和/或改进的规格来帮助重新配置数字接口的功能。基于微控制器的架构可以用于实现数字接口的复杂功能，使得期望的接口行为可以被存储在例如ROM、NVM、OTP等中，而实际的命令和信号处理操作由数字控制器中的专用逻辑电路来执行。这样的方法简化了重新配置数字接口行为的过程，其可以由应用工程师、现场人员等来完成。
[0017]图1图示电子系统100的实施例，电子系统100包括负载102和用于调节负载电压的开关电压调节器104。负载102可以是高性能集成电路(诸如微处理器、图像处理器、网络处理器等)或者需要电压调节的其他类型的集成电路(诸如POL(负载点))。开关电压调节器104包括用于驱动负载102的功率级106。功率级106包括用于通过电感器(L)和电容器(C)耦合到负载102的高侧晶体管(HS)和低侧晶体管(LS)。开关电压调节器104还包括用于独立地驱动高侧和低侧晶体管的驱动器108。高侧晶体管将负载102可开关地连接到开关电压调节器104的输入电压(Vin)，并且低侧晶体管在不同的周期将负载102可开关地接地。图1中示出了一个功率级106以方便说明。一般地，开关电压调节器104可以包括任何数目的功率级106，包括单个功率级(相位)或者多于一个功率级(即多相位，其中每个功率级是多相位调节器的一个相位)。
[0018]电子系统100进一步包括用于控制功率级106的切换的数字控制器110和用于将数字控制器110连接到负载102的高速、低延迟可配置数字接口 112。本文中所使用的术语“高速、低延迟”表示负载102要求可配置数字接口 112以相对高的时钟频率相对快地(例如在几个时钟周期内)响应。例如，负载102可以要求可配置数字接口 112以10MHz以上的时钟频率在1-10个时钟周期之后响应。控制器110可以通过调节向负载102递送的相位电流来调节由功率级106向负载102递送的电压(Vo)。控制器110还可以包括用于经由对应的驱动器108来开关每个功率级106使得功率级106通过对应的电感器和高侧或低侧晶体管来向负载102源送或汇集电流的数字PWM(脉冲宽度调制)控制回路114。
[0019]串行接口提供用于负载(诸如微处理器、GPU(图形处理单元)和其他高性能ASIC(专用集成电路))与一个或多个电压调节器通信的机制，允许出于优化系统性能的目的而对一个或多个电压轨的控制和状态监测。用于电压调节器管理的常见的高性能接口包括Intel的串行电压识别(SVID)、AMD的SVI (串行电压接口 )和PMBUS的自适应电压调节(AVS)总线。
[0020]这些总线的共有特征是超过25MHz的高速串行时钟速率以支持低延迟且高吞吐量、对操作电压的静态和动态控制、优化的电压转换、多功率状态或模式的操作、支持多个轨道、用以确保鲁棒操作的命令握手、以及大范围的遥测、状态和警报信号和寄存器以监测和优化承受热、功耗、输入功率或其他约束的电源系统操作。
[0021]可以将可配置数字接口 112实现为串行接口。在例如可编程的基于固件的微控制器设计的情况下，可配置数字接口 112可以与数字控制器110分离或者被集成为数字控制器110的一部分。在任何情况下，可配置数字接口 112包括第一硬连线单元116、第二硬连线单元118和对接在第一和第二硬连线单元116、118之间的可编程微控制器120。第一硬连线单元116包括用于将通过可配置数字接口 112从负载102接收的传入的帧解串成与开关电压调节器104的操作相关联的并行命令和载荷数据(图1中分别为‘命令’和‘主数据’)的解串器122。第一硬连线单元116还包括用于将传出的数据串行化为用于通过可配置数字接口 112向负载102传输的串行器124的新的帧。第二硬连线单元118处理由第一硬连线单元116解串的并行命令和载荷数据。第二硬连线单元118还提供待由第一硬连线单元116串行化为新的帧的传出的并行载荷数据(图1中的‘从数据’)。可编程微控制器120改变在第一硬连线单元116与第二硬连线单元118之间流动的并行命令和数据中的一个或多个。本文中所使用的术语‘改变’表示修改、取代、阻止或改变某物的形式、属性、内容、未来进程、执行等。本文中所使用的术语‘硬连线’表示以永久性电子