按照横 向地址编码的四个Bank,便于根据统计特性存储数据来避免并发访问之间的冲突。上述装 置中，字长为128bit ;第一个字在BankO,第二个字在Bankl，第Η个字在Bank2,第四个字在 Bank3, W此类推。也就是Block内顺序编址，Bank间横向编址，Bank内地址不连续（公差 4的等差数列），地址在Bank间做行列交织。
[0063] 其中，所述接口选择模块用于针对每个需要返回的反馈数据，选择任意一个访问 接口作为其通过接口，包括：针对每个需要返回的反馈数据，优先选择反馈数据对应的访问 接口作为其通过接口；如果所述反馈数据对应的访问接口存在访问冲突，则选择任意一个 当前不需要返回数据的访问接口作为其通过接口。
[0064] 如图8所示，通过图6所示的装置可W实现本发明实施例的共享存储并发访问处 理方法，所述方法具体可W包括如下步骤：
[0065] 步骤801 ;访问源通过共享总线将存储访问送到各个访问接口 SlaveO~Slave3 上，根据SlaveO~Slave3内4个访问队列的总深度判断对新来的多个存储访问是否接受， 将已接受的存储访问放到访问队列中；
[0066] 其中，每个访问接口优先接受各自对应的存储访问。4个访问队列的总空间不足 时，可W根据任何策略仲裁即根据应用特点选取接受或不接受新来的存储访问。
[0067] 步骤802 ;共享存储访问交换管理单元的访问选择模块从分别对应SlaveO~ Slave3的4个访问队列的32个位置上已接受但是未完成的存储访问中，无视顺序的选择4 个没有Bank冲突的存储访问，并将所选择的存储访问的ID送给共享存储访问交换管理模 块的传输状态更新模块；
[0068] 其中，选择存储访问时可W根据任何策略仲裁，重点在于从四个访问队列的32个 位置上任意选择一个或多个存储访问进行并行处理，但是同时选择出来的存储访问数量不 大于共享存储器的逻辑块数量。本发明实施例中，所选出的存储访问数量不超过4个（总 的接口数）即可。
[0069] 步骤803 ;共享存储访问交换管理单元的并行译码模块将所选定的无冲突存储访 问并行译码，并送给各自对应的Bank ;
[0070] 步骤804 ;传输状态更新模炔基于各个存储访问的ID,更新其传输状态（传输进 度），如果刚好完成传输则通知访问接口将该存储访问从访问队列中移除。
[0071] 步骤805 ;共享存储访问交换管理单元的接口选择模块为每个需要返回的反馈数 据选择通过的访问接口。
[0072] 送里，对于每个需要返回的反馈数据，选择任意一个访问接口作为其通过接口。优 先选择反馈数据对应的访问接口作为通过接口，对于存在接口冲突的其他反馈数据，可W 选择任意一个不需要返回数据的访问接口作为通过接口。接口选择策略可W灵活设置，本 发明实施例不做限制。
[0073] 步骤806 ;共享存储访问交换管理单元的接口选择模块将反馈数据及其伴随信息 送给访问接口；
[0074] 其中，伴随信息主要包括反馈数据所对应的存储访问的ID、W及反馈数据所要走 的访问接口即通过接口的标识。
[0075] 步骤807;访问接口接收反馈数据W及其伴随信息，按照伴随信息将反馈数据通 过共享总线返回给访问源。
[0076] 其中，SlaveO~Slave3中每个都根据反馈数据的伴随信息，选择是否接受所述反 馈数据，如果伴随信息中通过接口的标识与自身标识相同，则接受，并根据伴随信息中存储 访问的ID将所述反馈数据通过共享总线返回给对应的访问源；否则不接受反馈数据，也不 进行后续的数据返回处理。
[0077] 对于不需要返回数据的访问，例如读访问，到步骤804即可结束流程；对需要返回 反馈数据的访问，例如写访问，其流程到807结束。
[0078] W上步骤中，步骤802 W及步骤805是共享存储访问带宽得W改善的主要原因；步 骤801 W及步骤807是对现有片内数据总线协议的改进创新和灵活应用，是该方法能够有 效使用的辅助条件。
[0079] 与现有的各种共享存储接口带宽的改善方法和装置相比，采用本发明所述的方法 和装置，具有如下特点：
[0080] 1)在对各个接口的存储访问仲裁时，结合outstanding功能，乱序地调度和响应， 最大限度的降低了多端口存储访问时的Bank冲突，提高了静态随机存储器（SRAM, Static RAM)的入口和出口带宽。
[0081] 2)在多个并发访问发生时，各个访问接口不是独立工作，而是统一管理队列资源， 消除了有访问到来的访问接口队列满而其他访问接口有空余时不能接受新的访问所带来 的带宽损失。
[008引扣在多个数据返回时，放弃原来从哪里来回哪里去的方式，返回数据可W走任何 一个接口返回，控制走各个接口的返回时延一致，总线对返回数据是根据ID路由，送样不 会有任何不良影响，从而充分利用了接口提供的出口带宽。
[0083] 假设SRAM只有一个B1 ock和一个访问接口，显然，送种方式与访问时的地址 patter无关，假设单个接口的总线带宽为1 (归一化单位），则该方案下共享存储的访问带 宽刚好为1。
[0084] 1)四个独立总线接口和四个独立的Block,使用普通方法的话，4个并发的访问源 会出现如下几种情况：
[0085] 4个并发访问的地址正好落在四个不同的Block,带宽为4*1 = 4。
[0086] 4个并发访问的地址落在了Η个不同的Block,带宽为3*1 = 3。
[0087] 4个并发访问的地址落在了两个不同的Block,带宽为2*1 = 2。
[0088] 4个并发访问的地址落在了同一个Block,带宽为1。
[0089] 假设每个访问源的访问地址相互独立且访问地址平均分布，而总的访问情况的个 数为：
[009引 4个并发访问的地址正好落在四个不同的Block的概率为；N4/N = 9. 38%。
[009引 4个并发访问的地址落在了；个不同的Block的概率为；N3/N = 56. 25%。
[0097] 4个并发访问的地址落在了两个不同的Block的概率为；N2/N = 32. 81%。
[0098] 4个并发访问的地址落在了同一个Block的概率为；N1/N = 1. 56%。
[0099] 送样该方案下的平均带宽为；B = B1冲1+B2冲2+B2冲2+B2冲2 = 4蝴.38 % +3巧6. 25% 巧水32. 81% +1 水 1. 56%= 2. 73。
[0100] 2)使用本发明实施例提供的装置和方法，假设共享总线可W支持最多16个 outstanding的无序功能，也就是每个访问源平均支持4个outstanding的无序功能；存储 器分为4个逻辑独立的Block,每个Block分为地址交织的4个Bank。送个方案下，从16 个ID中所选择的4个并发的访问源会出现如下几种情况：
[0101] 4个并发访问的地址正好落在四个不同的Bank,带宽为4*1G = 4。
[0102] 4个并发访问的地址落在了Η个不同的Bank,带宽为3*1 =