的实施例中的具有贮存管理机制的电子系统 100。电子系统100包括具有存储器控制器104和存储器阵列106的存储器子系统102。电子系 统100包括与存储器子系统102通信的主机系统108。
[0034] 存储器控制器104提供存储器阵列106的数据控制和管理。存储器控制器104与主 机系统108接口，并且控制存储器阵列106以在主机系统108和存储器阵列106之间转移数 据。
[0035] 存储器阵列106包括存储器装置110的阵列，该存储器装置110包括闪速存储器装 置或非易失性存储器装置。存储器阵列106可以包括数据或信息页。主机系统108可以请求 存储器控制器104以用于从包括存储器阵列106的贮存装置的逻辑地址空间或向其读取、写 入和删除数据。
[0036] 存储器装置110可以包括芯片选择112-一其被定义为控制输入一一以用于使能 存储器装置110。芯片选择112的每一个可以被用于控制存储器装置110中的一个的操作。当 芯片选择112被使能时，存储器装置110在激活的状态中以用于包括读取、写入或回收的操 作。这对在由一个芯片选择控制的装置中的子地址LUN(逻辑单元)同样适用。
[0037] 现在参考图2,其中示出了存储器控制器104的示例性硬件框图。存储器控制器104 可以包括控制单元202、贮存器单元204、存储器接口单元206和主机接口单元208。控制单元 202可以包括控制接口 210。控制单元202可以执行贮存在贮存器单元204中的软件212以提 供存储器控制器104的智能。
[0038] 控制单元202可以以多种不同的方式实现。例如，控制单元202可以是处理器、嵌入 式处理器、微处理器、硬件控制逻辑、硬件有限状态机(FSM)、数字信号处理器(DSP)或其组 合。
[0039] 控制接口 210可被用于控制单元202和存储器控制器104中的其它功能性单元之间 的通信。控制接口 210还可以被用于存储器控制器104外部的通信。
[0040] 控制接口 210可以接收来自其它功能性单元或来自外部源的信息，或者可以将信 息发送到其它功能性单元或到外部目的地。外部源和外部目的地指存储器控制器104的外 部的源和目的地。
[0041] 控制接口 210可以以不同的方式实现，并且取决于哪个功能性单元或外部单元正 与控制接口 210接口可以包括不同的实现方式。例如，控制接口 210可以用诸如专用集成电 路(ASIC)的专用硬件、诸如FPGA(现场可编程门阵列）的可配置的硬件、分立电子硬件或其 组合实现。
[0042] 贮存器单元204可以包括硬件、控制固件和软件212。贮存器单元204可以包含易失 性存储器、非易失性存储器、内部存储器、外部存储器或其组合。例如，贮存器单元204可以 是诸如非易失性随机存取存储器(NVRAM)、闪速存储器、碟(disk)贮存的非易失性贮存或者 诸如静态随机存取存储器(SRAM)的易失性贮存。
[0043] 贮存器单元204可以包括贮存器接口 214。贮存器接口 214还可以被用于到存储器 控制器104的外部的通信。贮存器接口 214可以接收来自其它功能性单元或来自外部源的信 息，或者可以将信息发送到其它功能性单元或到外部目的地。外部源和外部目的地指存储 器控制器104的外部的源和目的地。
[0044] 贮存器接口 214取决于哪个功能性单元或外部单元正与贮存器单元204接口可以 包括不同的实现方式。贮存器接口 214可以以类似于控制接口 210的实现方式的技术和技巧 实现。
[0045] 存储器接口单元206可以使能去往或者来自存储器控制器104的外部通信。例如， 存储器接口单元206可以允许存储器控制器104与图1的存储器阵列106通信。
[0046] 存储器接口单元206可以包括存储器接口 216。存储器接口 216可以被用于存储器 接口单元206和存储器控制器104中的其它功能性单元之间的通信。存储器接口 216可以接 收来自其它功能性单元的信息或可以将信息发送到其它功能性单元。
[0047] 存储器接口 216取决于哪个功能性单元正在与存储器接口单元206接口可以包括 不同的实现方式。存储器接口 216可以以类似于控制接口 210的实现方式的技术和技巧实 现。
[0048]主机接口单元208允许图1的主机系统108与存储器控制器104接口和交互。主机接 口单元208可以包括主机接口 218以提供主机接口单元208和主机系统108之间的通信机制。 [0049] 控制单元202可以操作主机接口单元208将由存储器控制器104产生的控制或状态 信息发送到主机系统108。控制单元202还可以执行软件212以用于存储器控制器104的其它 功能。控制单元202可以进一步执行软件212以用于经由存储器接口单元206与存储器阵列 106交互。
[0050] 存储器控制器104中的功能性单元可以独自工作，并且独立于其它功能性单元。为 了说明的目的，存储器控制器104由存储器控制器104与主机系统108和存储器阵列106的操 作来描述。应理解的是，存储器控制器104、主机系统108和存储器阵列106可以操作存储器 控制器104的模块和功能的任一个。
[0051] 现在参考图3,其中示出了指示盘性能作为盘损耗的函数的图表。电子系统可以使 用多个度量或年龄标准的组合跟踪盘年龄，该多个度量或年龄标准的组合包括逐渐损耗、 生长瑕疵的数量、生长的瑕疵的改变率和读取重试的数量。
[0052]盘年龄是已经被使用的贮存盘的期望的寿命的百分比。例如，盘年龄可以被指示 为0到100(含两端)的范围之间的整数。在另一示例中，盘年龄被指示为0到10,000的范围之 间的整数，或更一般地0到最大年龄。盘年龄指示贮存盘的寿命的"阈值"，使得由盘年龄指 示的最大年龄的百分比对应于贮存盘的寿命已经耗尽的百分比。
[0053] 盘年龄可以包括贮存盘的几个年龄标准的最大估计，诸如基于累积的编程/擦除 周期的估计。年龄标准可以具有更大的范围，诸如如果编程/擦除缩放因子是110,该标准将 在0到110(或者更一般地0到1.1乘以最大年龄)的范围中，但是盘年龄被限制到0-100(或者 更一般地0到最大年龄）。
[0054] 编程/擦除周期是数据如何在擦除块中被替换的基本水平的操作。存储器类 型一一诸如NAND-一具有有限数量的有用的编程/擦除周期或PE周期。
[0055] 盘年龄还可以包括基于贮存盘中的生长的瑕疵的数量的年龄标准的盘寿命的估 计。生长的瑕疵被定义为在比期望的更少的编程/擦除周期之后损坏的擦除块。
[0056] 例如，给定了要求的背景任务以及由访问损耗的闪存导致的重试，电子系统可以 以盘的可靠地保留数据的能力以及盘的可接受的性能水平来服务主机操作的能力两者的 方面来跟踪盘的期望的寿命。
[0057] 在盘将处于数据丢失的风险之前，由于增长的误差和恢复和闪速配置，性能将开 始下降。估计性能何时受到严重影响对于确保贮存盘的继续使用和可靠性是重要的。在图3 中示出的图表示出了作为盘损耗的函数的该贮存盘性能表现。
[0058] 例如，由于贮存盘继续损耗，因此贮存盘的观察到的性能可能降低。当观察到的性 能下降到最小可接受的性能阈值之下时，盘年龄可能处于使用的寿命的百分之1〇〇。
[0059] 基于贮存盘表现，估计盘的期望的寿命的百分比的方法可以依赖于随每个编程/ 擦除周期和生长的瑕疵而发生的逐步损耗，该生长的瑕疵被定义为擦除块的偶然的早期损 坏。
[0060] 可以使用诸如有关的盘标准或度量的其它类型的年龄标准，包括生长的瑕疵的数 量和贮存盘的读取重试的数量的改变率。可以通过计算这些盘标准或度量中的最大来估计 盘年龄。
[0061] 例如，已经发现的是，可以使用等式（1)基于累积的编程/擦除周期计算盘年龄 (drive age)作为估计，该等式(1)在这里被称为逐步损耗等式：
[0062]
[0063] PE缩放因子(PE scale factor)或编程擦除周期缩放因子被定义为给予逐步损耗 盘年龄估计的相对权重。测量的总PE(total PE measured)被定义为在计算的时间期间在 整个贮存盘上在每个擦除块上出现的编程/擦除周期的总数量。
[0064] 擦除块寿命期PE(erase block lifetime P