时间点t7，CPU 10生成作为终止控制IC I的停止条件(*P)的信号条件。停止条件在数据被传送之后被提交以释放总线。停止条件还根据其中当SCL处于低条件时SDA过渡到低条件并且随后SCL过渡到高条件而SDA也过渡到高条件的过程来提交。具体而言，CPU 10通过基于二线类型通信协议在时钟信号处于高水平的状况下将数据信号从低水平提高到高水平来生成作为停止条件的信号条件。如上所述，CPU 10控制IC I。此外，在时间点t8生成的作为开始条件的信号条件是作为用于下一控制的开始条件的信号条件。首先，在时间点tO，CPU 10生成作为开始控制IC I的开始条件(*S)的信号条件。具体而言，CPU 10通过基于二线类型通信协议将数据信号从高水平降低到低水平( = 0)来生成作为开始条件的信号条件。
[0064]另一方面，图3示出了输入到IC2的数据终端dat 2和时钟终端elk 2的信号和时间点。当控制IC I时，在IC 2中，CPU 10分别向时钟终端elk 2和数据终端dat 2输出数据信号和时钟信号。
[0065]如图3所示，在IC2中，包括预定频率的脉冲信号(时钟信号)被输入到数据终端dat 2。另一方面，在IC 2中，在从时间点tl到时间点t2的时段，对应于IC I的从地址(OxCO)的信号被输入到时钟终端elk 2。在从时间点t3到时间点t4的时段，指定IC I的注册地址的信号被输入到时钟终端elk 2。在从时间点t5到时间点t6的时段，对应于写入到所指定的注册地址之中的写入数据的信号被输入到时钟终端elk 2。
[0066]在这种情况下，在IC2中，在从时间点tl到时间点t2的时段，响应于对应于IC I的从地址(OxCO = 11000000)的八比特信号中的两个比特的高水平信号(对应于前面两个比特“11”)，作为开始条件的信号条件和作为停止条件的信号条件中的每一个被生成两次。换言之，当输入到时钟终端elk 2的数据信号的信号水平改变时，IC 2检测输入到数据终端dat2的时钟信号的水平当作作为停止条件的信号条件或者作为开始条件的信号条件。另一方面，由于对应于IC 2的从地址(OxCO)的信号未被输入，在作为开始条件的信号条件被生成之后IC 2切实变为可控条件。由此，如果时钟终端elk 2和数据终端dat 2分别接收到数据信号和时钟信号，则当输入到时钟终端elk 2的数据信号的信号水平改变时IC 2可以检测输入到数据终端dat 2的时钟信号输入的水平。
[0067]此外，虽然上面描述了CPU10控制IC I的实施例，但是当CPU 10控制IC埘，数据信号输入到IC 2的数据终端dat 2并且时钟信号输入到时钟终端Clk 2，而时钟信号输入到IC I的数据终端dat I并且数据信号输入到时钟终端elk I。因此，在这一情况下，IC 2变为可控条件而ICl不变为可控条件。
[0068]根据第一个实施例的一个或多个实施方式，可以获得一个或多个如下效果。
[0069]如上所述，在第一个实施例的一个或多个实施方式中，数据信号和时钟信号被分别输入到IC I和IC 2中一个的数据终端dat Kdat 2)和时钟终端elk l(clk 2)。这使得有可能将从终端Tl或终端T2输出的数据信号和时钟信号正常输入到数据终端dat Kdat 2)和时钟终端elk Kclk 2)。结果是，有可能使得IC I和IC 2中的一个正常变为可控条件。此夕卜，时钟信号和数据信号被分别输入到IC I和IC 2中另一个的数据终端dat Kdat 2)和时钟终端elk Kclk 2)。这使得有可能不会将数据信号和时钟信号正常地输入到IC I和IC 2中的另一个的数据终端dat l(dat 2)和时钟终端elk I (elk 2)。结果是，可能使得IC I和IC 2中另一个变为不可控条件。此外，当数据通信设备100包括CPU 10而CPU 10包括输出数据信号和时钟信号中一个的终端Tl以及输出数据信号和时钟信号中另一个的终端T2时，有可能仅通过切换输入到IC I和IC 2的数据信号和时钟信号(其是从终端Tl或者终端T2输出的)的输入条件使得IC I和IC 2中的另一个变为可控条件并且使得IC I和IC 2中的一个变为不可控条件。结果是，有可能控制使用相同从地址的多个1C，同时有效地使用CPU 10的终端，因为有可能通过仅使用CPU 10的一对终端Tl和终端T2来单独地控制具有相同从地址的IC I和IC 2。
[0070]此外，如上所述根据第一个实施例的一个或多个实施方式，CPU10将数据信号和时钟信号分别输出到IC I和IC 2之间将被控制的数据终端和时钟终端。结果是，有可能精确地控制IC I和IC 2之间将被控制的1C。
[0071]此外，如上所述根据第一个实施例的一个或多个实施方式，CPU10的终端Tl连接到IC I的数据终端dat I和IC 2的时钟终端elk 2，并且CPU 10的终端T2连接到IC I的时钟终端elk I和IC 2的数据终端dat 2。结果是，有可能容易地将数据信号和时钟信号(其是从CPU 10的终端Tl或终端T2输出的)正常输入到IC I和IC 2中一个的数据终端dat I (dat 2)和时钟终端elk Kclk 2)。此外，有可能避免容易地将数据信号和时钟信号正常地输入到IC I和IC 2中另一个的数据终端dat l(dat 2)和时钟终端elk I (elk 2)。
[0072](第二个实施例)
[0073]接下来，将结合图4-10描述第二个实施例的实施方式。在第二个实施例的一个或多个实施方式中，将描述当控制具有相同从地址的多个成对IC时可能发生故障的实施例和避免这种故障的实施例。此外，将省略对于第一个实施例的一个或多个实施方式相同的配置的描述。
[0074]如图4所示，根据本发明的第二个实施例的一个或多个实施方式的数据通信设备200包括CPU 110和IC 3-8。在数据通信设备200中，IC 3和IC 6具有相同的从地址(0x00)。此外，IC 4和IC 7具有相同的从地址(0x08)。此外，IC 5和IC 8具有相同的从地址(OxFF)。此外，CPU 110是“主单元”的例子。此外，IC 3、IC 4和IC 5是“第一从单元”的例子。此外，IC
6、IC 7和IC 8是“第二从单元”的例子。
[0075]此外，在与第一个实施例的一个或多个实施方式相似的第二个实施例的一个或多个实施方式中，IC 3-8包括用于写入和读取的两个IC地址，但是为了帮助理解，图4仅示出了用于写入的IC地址和用于读取的IC地址中的一个。IC 3-8可以包括用于写入或者读取的仅一个从地址。
[0076]接收广播波的接收器201包括数据通信设备200XPU110是控制整个接收器201的控制器。IC 3-8是包括调谐器功能的1C。
[0077]CPU 110包括终端Tll和T12。终端Tl I经由线BI I连接到IC 3-5的数据终端dat 3-5以及IC 6-8的时钟终端Clk 6-8。终端T12经由线B12连接到IC 3_5的时钟终端elk 3_5和IC6-8的数据终端dat 6-dat8o
[0078]在第二个实施例的一个或多个实施方式中，当CPU 110控制IC 3_5中任一个时，CPU 110从终端Tll输出数据信号并从终端T12输出时钟信号。因此，在这种情况下，数据信号和时钟信号被分别输入到IC 3-5的数据终端dat 3-5和时钟终端Clk 3_5，并且时钟信号和数据信号被分别输入到IC 6-8的数据终端dat 6-8和时钟终端elk 6_8。
[0079]此外，当CPU 110控制IC 6-8中任一个时，CPU 110从终端Tll输出时钟信号并从终端T12输出数据信号。因此，在这种情况下，数据信号和时钟信号被分别输入到IC 6-8的数据终端dat 6-8和时钟终端elk 6-8，并且时钟信号和数据信号被分别输入到IC 3_5的数据终端dat 3-5和时钟终端elk 3-5ο
[0080]如同数据通信设备200那样，当CPU 110控制具有相同从地址的多个成对IC(三对，IC 3和IC 6—对，IC 4和IC 7—对，IC 5和IC 8—对)时，在具体情况下可能会发生故障。下面就描述可能发生故障的具体情况和用于避免该故障的方法。
[0081]具体而言，其中可能发生故障的具体情况是继续下述步骤S1-S3的情况。
[0082]首先，在步骤SI，根据预定过程控制IC4。具体而言，CPU 110将下述信号输出到IC
4。如图5所示，输出对应于IC 4的从地址(0x08)的信号。接下来，输出指定注册地址“0x00”的信号。然后，输出对应于写入数据“0x00”的信号。
[0083]在步骤S2，根据预定过程控制IC 3。具体而言，CPU 110将下述信号输出到IC 3。如图6所示，首先，输出对应于IC 3的从地址(0x00)的信号。接下来，输出指定注册地址“0x00”的信号。然后，输出对应于写入数据“0x00”的信号。
[0084]在步骤S3，重复步骤S2的控制。结果是，可能发生故障。
[0085]如图7和图8所示的输入信号是在步骤SI和S2考虑IC8的输入信号。首先，如图7所示，在步骤SI对应于IC 4的从地址(0x08 = 00001000)的八比特信号中一个比特(第五个比特的信号)的高水平信号，使得在时间点til生成作为开始条件(*S)的信号条件。此外，当IC包括高水平比特(也即，IC包括除了 “0x00”之外的从地址)但不限于从地址“0x08”时可以生成作为开始条件的信号条件。
[0086]此外，在对应于注册地址“0x00”和写入数据“0x00”的时段，由于信号未输入到IC4的时钟终端elk 4的条件改变，没有生成有效信号。之后，