电子装置及其数据传输方法
【技术领域】
[0001]本发明是有关于一种电子装置及其数据传输方法，且特别是有关于一种可增加数据传输种类的电子装置及其数据传输方法。
【背景技术】
[0002]在传统的串行式通用输入输出(serialgeneral purpose input output，SGP1)架构在传输数据之前，会事先定义与分配固定数量的时槽给复杂可編程逻辑器件(complexprogrammable logic device，CPLD)，以进行数据的传送。
[0003]然而，在分配完时槽之后，SGP1可传送的数据种类则无法再增加，亦即，在固定数据时槽的数量下，其已局限住传输数据的种类而无法再进一步变化、增加。举例来说，若一个封包仅可传送8个位，则SGP1传输数据时仅能传送8个数据。然而，有时某一个资料需I个封包以上才能收集到完整资料。
【发明内容】
[0004]有鉴于以上的问题，本揭露提出一种电子装置及其数据传输方法，此电子装置及其数据传输方法通过计算串行式通用输入输出总线的数据的读取次数，来增加数据传输的种类。
[0005]根据本揭露一实施例中的一种电子装置，此电子装置接收多数个待传数据，且电性耦接至主机装置，且此电子装置包括计数器、多路复用器以及缓存器。其中，多路复用器电性连接计数器并接收上述多个待传数据，缓存器电性连接计数器与多路复用器的输出端。计数器用于计算主机装置对电子装置的读取次数，并根据此读取次数产生读取次数标头。多路复用器用于依据读取次数标头自上述这些待传数据中选择出传送数据，其中这些待传数据分别对应于不同的读取次数的读取次数标头。缓存器用于暂存上述的读取次数标头，并于接收到传送数据后，输出读取次数标头与传送数据至主机装置。其中，主机装置对读取次数标头与传送数据进行译码运算，并得到所选择的待传数据。
[0006]在一实施例中，电子装置更包括时钟频率侦测器，此时钟频率侦测器电性连接计数器，且此时钟频率侦测器用于依据主机装置所输出的时钟频率讯号，判断电子装置是否被主机装置读取。
[0007]在一实施例中，计数器依据主机装置所输出的加载讯号来产生读取次数标头。
[0008]在一实施例中，计数器于计算出读取次数达到默认值时，则将读取次数归零，并重新计算主机装置对电子装置的读取次数。
[0009]承接上述实施例，读取次数标头与传送数据总共占M个时槽，而读取次数标头占N个时槽，默认值为2N-1，其中M与N为正整数且M大于N。
[0010]根据本揭露一实施例中的一种数据传输方法，此数据传输方法适用于电子装置与主机装置进行数据传输，其中上述的电子装置接收多数个待传数据，且电性耦接至主机装置。此数据传输方法的步骤流程依序如下所述。首先，电子装置计算主机装置对电子装置的读取次数，并根据此读取次数产生读取次数标头。接着，电子装置依据读取次数标头，自多个待传数据中选择出传送数据，其中这些待传数据分别对应于不同的读取次数的读取次数标头。再来，电子装置输出读取次数标头与传送数据至主机装置。最后，主机装置对读取次数标头与传送数据进行译码运算，并得到所选择的待传数据。
[0011 ] 在一实施例中，于计算主机装置对电子装置的读取次数的步骤之前更包括依据主机装置所输出的时钟频率讯号，判断电子装置是否被主机装置读取。
[0012]在一实施例中，于产生读取次数标头的步骤中依据主机装置所输出的加载讯号来产生读取次数标头。
[0013]在一实施例中，当计算出读取次数达到默认值时，则将读取次数归零，并重新计算主机装置对电子装置的读取次数。
[0014]承接上述实施例，读取次数标头与传送数据总共占M个时槽，而读取次数标头占N个时槽，默认值为2N-1，其中M与N为正整数且M大于N。
[0015]综合以上所述，本揭露提供一种电子装置及其数据传输方法，此电子装置及其数据传输方法可根据数据传输的需求以及主机装置欲对电子装置的读取次数，而适当地分配用于作为表头的读取次数标头的时槽数量，以增加或改变传输资料的种类，进而可以在相同的时槽数量下获得更多的信息。
[0016]以上关于本揭露内容的说明及以下的实施方式的说明用于示范与解释本发明的精神与原理，并且提供本发明的权利要求更进一步的解释。
【附图说明】
[0017]图1为根据本揭露一实施例的电子装置的功能方块图。
[0018]图2为根据第I图的电子装置以串行式通用目的输入输出接口进行传输时的时槽分配示意图。
[0019]
[0020]图3为根据本揭露一实施例的数据传输方法的步骤流程图
[0021]组件标号说明:
[0022]I电子装置
[0023]10时钟频率侦测器
[0024]12计数器
[0025]14多路复用器
[0026]16缓存器
[0027]2主机装置
[0028]S30?S36步骤流程
【具体实施方式】
[0029]以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟习相关技艺者了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求范围及图式，任何熟习相关技艺者可轻易地理解本发明相关的目的及优点。以下的实施例系进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
[0030]请参照图1，图1为根据本揭露一实施例的电子装置的功能方块图。如图1所示，电子装置I接收多数个待传数据，且电性耦接至主机装置2，此电子装置I主要包括时钟频率侦测器10、计数器12、多路复用器14以及缓存器16，其中时钟频率侦测器10电性连接计数器12，而计数器12更分别电性连接多路复用器14的控制端与缓存器16。于实务上，本发明实施例的电子装置I适用于以串行式通用目的输入输出(serial general purposeinput/output, SGP1)接口与主机装置2进行数据传输，其中主机装置2可视为SGP1启动设备(SGP1 initiator)，而电子装置I则可视为SGP1目标设备(SGP1 target)。
[0031]于实务上，主机装置2可以为一种基板管理控制器(baseboard managementcontroller，BMC)或中央处理器(central processing unit，CPU)，而电子装置 I 则可以为一种以现场可编程门阵列(field programmable gate array，FPGA)或复杂可编程逻辑器件(complex programmable logic device,CPLD)实现的电子组件，但不以上述为限。此夕卜，在实际的操作中，主机装置2会分配固定数量的多个时槽(time slots)给电子装置I使用，以进行两装置之间的数据传输。以下分别就电子装置I中的各电子组件作详细的说明。
[0032]时钟频率侦测器10接收主机装置2所提供的时钟频率讯号，并且用于依据上述的时钟频率讯号判断电子装置I是否被主机装置2所读取。于实务上，时钟频率讯号为SGP1架构中的SClock讯号。在实际的操作中，时钟频率侦测器10可以藉由侦测时钟频率讯号的变化，例如处于上升缘或处于下降缘，来判断主机装置2是否正在读取电子装置1，本发明在此不加以限制。
[0033]计数器12接收主机装置2所提供的加载讯号，且此计数器12用于计算主机装置2对电子装置I的读取次数，并根据此读取次数产生一组读取次数标头。其中，读取次数标头以二进制字符串指示主机装置2对电子装置I的读取为第几次读取。更详细来说，当计数器12计算出主机装置2对电子装置I的读取次数为第一次读取时，则会产生指示为第一次读取的读取次数标头「00」；当计数器12计算出主机装置2对电子装置I的读取次数为第二次读取时，则会产生指示为第二次读取的读取次数标头「01」；当计数器12计算出主机装置2对电子装置I的读取次数为第三次读取时，则会产生指示为第三次读取的读取次数标头「10」，其后续的读取次数的计算则以此类推。
[0034]值得注意的是，本发明的计数器12于每一次主机装置2对电子装置I进行读取时，其所累计的读取次数将会加一，直到计数器12所累计的读取次数达到了一个默认值时，其所累计的读取次数将会自动归零，并于主机装置2下一次对电子装置I进行读取时，重新累计主机装置2对电子装置I的读取次数(亦即由重新由第一次读取开始累计)。换句话说，计数器12于计算出主机装置2对电子装置I的读取次数达到上述的默认值时，则将读取次数归零，并重新计算主机装置对该电子装置的读取次数。在实际的操作中，计数器12依据主机装置2所输出的加载讯号来产生读取次数标头。于实务上，加载讯号为SGP1架构中的SLoad讯号。
[0035]多路复用器14的输入端接收有多个待传数据，这些待传数据分别对应于不同的读取次数的读取次数标头。多路复用器14用于依据计数器12所产生的读取次数标头，而自上述多个待传数据中选择出对应于此读取次数标头的传送数据。更详细来说，当多路复用器14的控制端接收到指示为第一次读取的读取次数标头「00」时，多路复用器14会自上述多个待传数据中选择输出对应于读取次数标头「00」的第一待传资料，此第一待传数据即为此次的传送数据；当多路复用器14的控制端接收到指示为第四次读取的读取次数标头「11」时，多路复用器14会自上述多个待传数据中选择输出对应于读取次数标头「11」的第四待传资料，此第四待传数据即为此次的传送数据，其余依此类推。
[0036]此外，本发明在此不加以限制所述多个待传数据所代表的信息。举例来说，当计数器12计算出主机装置2对电子装置I的读取次数为第一次读取(亦即读取次数标头为「00」)时，多路复用器14会