1.本实用新型属于空管设备技术领域，尤其涉及一种比选器。
背景技术：
2.现有比选器集成在民用航空内话系统内，来实现比选功能。没有单独的比选器设备。另外，现有的比选器的精度和效率还有待进一步的提高。
技术实现要素：
3.本实用新型就是针对上述问题，提供一种比选器的硬件基础电路。
4.为实现上述目的，本实用新型采用如下技术方案，本实用新型包括音频发送部分、音频接收部分、录音输出部分、ptt输出部分、音频采集核心部分、控制核心部分、网络接口驱动部分、对内接口部分和电源管理部分，其特征在于音频发送部分的信号输入端口与音频采集核心部分相连，音频发送部分的信号输出端口与网络接口驱动部分的信号输入端口相连，音频接收部分的信号输入端口与对内接口部分相连，音频接收部分的信号输出端口与音频采集核心部分相连，录音输出部分的信号输入端口与音频采集核心部分相连，录音输出部分的信号输出端口与对内接口部分相连，ptt输出部分与对内接口部分相连，音频采集核心部分与控制核心部分相连，控制核心部分与对内接口部分相连，电源管理部分的电能输出端口分别与音频发送部分的电源端口、音频接收部分的电源端口、录音输出部分的电源端口、ptt输出部分的电源端口、音频采集核心部分的电源端口、控制核心部分的电源端口、网络接口驱动部分的电源端口、对内接口部分的电源端口相连。
5.作为一种优选方案，本实用新型所述音频发送部分包括ext_tx+端子，ext_ tx+端子通过保险丝f1分别与lp3r5s芯片u2的1脚、smaj12ca管d1一端、frf3-102-100芯片u1的1脚相连，u1的3脚接变压器bt1副边一端，bt1副边另一端接frf3-102-100芯片u3的3脚，bt1原边分别与audio_in端子、agnd相连；
6.u3的2脚分别与u1的2脚、agnd、d1另一端、smaj12ca管d2一端、u2的3脚相连，u2的2脚分别与保险丝f2一端、d2另一端、u3的1脚相连，f2另一端接ext_tx。
7.作为另一种优选方案，本实用新型所述音频接收部分包括ext_rx1+端子和ext_rx2+端子， ext_rx1+端子通过保险丝f3分别与lp3r5s芯片u5的1脚、smaj12ca管d3一端、frf3-102-100芯片u4的1脚相连，u4的3脚接变压器bt2副边一端，bt2副边另一端接frf3-102-100芯片u6的3脚，bt2原边分别与audio_out1端子、agnd相连；
8.u6的2脚分别与u4的2脚、agnd、d3另一端、smaj12ca管d4一端、u5的3脚相连，u5的2脚分别与保险丝f4一端、d4另一端、u6的1脚相连，f4另一端接ext_rx1-；
9.ext_rx2+端子通过保险丝f7分别与lp3r5s芯片u11的1脚、smaj12ca管d7一端、frf3-102-100芯片u10的1脚相连，u10的3脚接变压器bt4副边一端，bt4副边另一端接frf3-102-100芯片u12的3脚，bt4原边分别与audio_out2端子、agnd相连；
10.u12的2脚分别与u10的2脚、agnd、d7另一端、smaj12ca管d8一端、u11的3脚相连，
u11的2脚分别与保险丝f8一端、d8另一端、u12的1脚相连，f8另一端接ext_rx2-。
11.作为另一种优选方案，本实用新型所述录音输出部分包括rec_tx+端子，rec_ tx+端子通过保险丝f5分别与lp3r5s芯片u8的1脚、smaj12ca管d5一端、frf3-102-100芯片u7的1脚相连，u7的3脚接变压器bt3副边一端，bt3副边另一端接frf3-102-100芯片u9的3脚，bt3原边分别与rec_in端子、agnd相连；
12.u9的2脚分别与u7的2脚、agnd、d5另一端、smaj12ca管d6一端、u8的3脚相连，u8的2脚分别与保险丝f6一端、d6另一端、u9的1脚相连，f6另一端接rec_tx-。
13.作为另一种优选方案，本实用新型所述ptt输出部分包括schi/omode芯片u13和3h7/smd芯片u14，u13的2、4、6、8脚分别与ext_ptt+、ext_ptt、ext_sql+、ext_sql对应相连，u13的9、7、5、3、1脚分别与+5v、gnd、sq_l、sq_h、ptt_ctl对应相连；
14.u14的1脚通过电阻r1接+3.3v，u14的2脚接ext_alm端子，u14的3脚接gnd，u14的4脚分别与电阻r2一端、alm端子相连，r2另一端接+3.3v。
15.作为另一种优选方案，本实用新型所述音频采集核心部分包括cpu_a4f_mod芯片u15，u15的1脚接jtag接口j1的4脚，u15的2脚接j1的3脚，u15的3脚接j1的2脚，u15的4脚接j1的1脚，u15的5脚接j1的5脚，u15的6脚接as接口j2的7脚，u15的7脚接j2的9脚，u15的8脚接j2的8脚，u15的9脚接j2的6脚，u15的10脚接j2的1脚，u15的11脚接j2的3脚，u15的12脚接j2的5脚，u15的57～60脚分别与spi4的ncs、clk、miso、mosi对应相连，u15的52～55脚分别与spi6的ncs、clk、miso、mosi对应相连，u15的47、48脚分别与spi4的rd、wr对应相连，u15的45、46脚分别与spi6的rd、wr对应相连；
16.u15的76、78、80、82、84、86、88、90脚分别与audio_rx4、audio_rx3、audio_rx2、audio_rx1、audio_rec2、audio_rec1、audio_tx2、audio_tx1对应相连。
17.作为另一种优选方案，本实用新型所述控制核心部分采用cpu_arm_mod芯片u16，u16的1～4脚分别与net1的tx+、tx-、rx+、rx+对应相连，u16的5脚依次通过发光二极管d11、电阻r5接+3.3v，u16的6脚依次通过发光二极管d13、电阻r7接+3.3v，u16的7脚依次通过发光二极管d14、电阻r8接+3.3v；
18.u16的40脚接接插件j3的4脚，u16的39脚接j3的6脚，u16的38脚分别与j3的2脚、二极管d15的阳极、电容c1的负极相连，d15的阴极接+3.3v，c1的阳极分别与电阻r9一端、电阻r10一端、key_4turtle_a芯片k1相连，r9另一端接+3.3v，r10另一端接u16的108脚；
19.j3的3、5脚分别与u16的99、98脚对应相连；
20.u16的37脚依次通过发光二极管d12、电阻r6接+3.3v，u16的36脚依次通过发光二极管d10、电阻r4接+3.3v，u16的35脚依次通过发光二极管d9、电阻r3接+3.3v；u16的31～34脚分别与net2的tx+、tx-、rx+、rx+对应相连；
21.u16的91、61～65脚分别与6406e_ctrl的so、ncs、si、hold、sclk、nwp对应相连，u16的66脚接pt1a2572芯片u17的2脚，u17的1脚通过电阻r11接+3.3v，u17的4脚接+5v，u17的3脚接power-5；u16的67、68脚分别与uart6_tx、uart6_rx对应相连；u16的71～74脚分别与adr的adr_ncs、adr_sh/nld、adr_clk、adr_dout对应相连，u16的75～82脚分别与ptt1、ptt2、sql_h1、sql_h2、sql_l1、sql_l2、alm1、alm2对应相连；
22.u16的118、119脚分别与uart2_tx、uart2_rx对应相连；
23.u16的111～113脚分别与power_ad的5va_ad、5vb_ad、3.3v_ad对应相连；
24.u16的102～107脚分别与spi的mosi、miso、clk、ncs、wr、rd对应相连；
25.u16的100、101脚分别与fm24c04_scl、fm24c04_sda对应相连；
26.u16的92～97脚分别与spi的rd、wr、miso、clk、mosi、ncs对应相连。
27.作为另一种优选方案，本实用新型所述网络接口驱动部分包括st12_359芯片u18，u18的9、11脚分别与ext_rx-、ext_rx+对应相连，u18的13脚依次通过电阻r15、电容c4、电阻r14接gnd，u18的14、16脚分别与ext_tx-、ext_tx+对应相连，u18的1脚分别与tx+、电阻r17一端相连，r17另一端分别与电容c5一端、电阻r16一端相连，c5另一端接gnd，r16另一端分别与u18的3脚、tx-相连，u18的5脚分别与+3.3v、电容c3一端相连，c3另一端接gnd；
28.u18的6脚分别与rx+、电阻r13一端相连，r13另一端分别与电容c2一端、电阻r12一端相连，c2另一端接gnd，r12另一端分别与u18的8脚、rx-相连。
29.其次，本实用新型所述对内接口部分包括cnvme96 j8, j8的11～14脚分别与ext_rx1+、ext_rx1-、ext_rx2+、ext_rx2-对应相连，j8的16脚分别与电容c12一端、power-5相连，c12另一端接gnd；j8的24、25脚分别与m6406_nwp、m6406_hold对应相连；
30.j8的65、63、66、34脚分别与net1的tx+、tx-、rx+、rx-对应相连；j8的68、36、69、37、70、38、71、39、72、40、73、41、74、42、75、43、76、44、77、45、78、46、79、47、80、48脚分别与db9a-1、db9a-6、db9a-2、db9a-7、db9a-3、db9a-8、db9a-4、db9a-9、ext-db9a-1、ext-db9a-6、db9b-1、db9a-6、db9b-2、db9b-7、db9b-3、db9b-8、db9b-4、db9b-9、ext-db9b-1、ext-db9b-6、ext-db9a-5、ext-db9a-9、ext-db9b-5、ext-db9b-9、scl、sda对应相连；
31.j8的81、49、82、50、83、51、84、52、86、54、87、55脚分别与addr11～addr4、addr0～addr3对应相连，site-io12-v20芯片j5，j5的9、7、5、3、18、16、14、12、17、15、13、11脚分别与addr0～addr11对应相连，j5的4、10、6、8脚分别与adr的adr_ncs、adr_clk、adr_sh/nld、adr_dout对应相连；
32.j8的88、56、89、57脚分别与6406e_ctrl的ncs、sclk、si、so对应相连6406e_ctrl的nwp、hold分别与m6406_nwp、m6406_hold对应相连；
33.j8的95、63、96、64脚分别与net2的rx-、rx+、tx-、rx+对应相连。
34.另外，本实用新型所述电源管理部分包括yd240305芯片u19，u19的1脚分别与二极管d16阴极、二极管d17阴极、电容c18正极相连，d16阳极通过保险丝f9接a24v，d17阳极通过保险丝f10接b24v；c18负极分别与0v、u19的2脚相连，u19的3脚分别与a+5v、电容c10正极、电容c11一端相连，c11另一端分别与c10负极、agnd相连；u19的4脚分别与+5v、电容c8正极、电容c9一端相连，c9另一端分别与gnd、电容c7一端、c8负极、电容c6负极、u19的5脚相连，u19的6脚分别与+3.3v、c6正极、c7另一端相连；
35.power_ad的3.3v_ad分别与电阻r20一端、电阻r23一端相连，power_ad的5vb_ad分别与电阻r21一端、电阻r24一端相连，power_ad的5va_ad分别与电阻r22一端、电阻r25一端相连；r20另一端接+3.3v，r21另一端接+5v，r22另一端接a+5v，r23另一端、r24另一端接gnd，r25另一端接agnd。
36.本实用新型有益效果。
37.当通话系统需要比选功能时，将本实用新型比选器按图7所示方式接入系统即可。且通过各部件的相互配合，精度、效率高。
附图说明
38.下面结合附图和具体实施方式对本实用新型做进一步说明。本实用新型保护范围不仅局限于以下内容的表述。
39.图1是本实用新型音频发送部分、音频接收部分、录音输出部分、ptt输出部分电路原理图。
40.图2是本实用新型音频采集核心部分电路原理图。
41.图3是本实用新型控制核心部分电路原理图。
42.图4是本实用新型网络接口驱动部分电路原理图。
43.图5是本实用新型对内接口部分和电源管理部分电路原理图。
44.图6是本实用新型电路顶图。
45.图7是本实用新型使用状态图。
具体实施方式
46.如图所示，本实用新型包括音频发送部分、音频接收部分、录音输出部分、ptt输出部分、音频采集核心部分、控制核心部分、网络接口驱动部分、对内接口部分和电源管理部分，音频发送部分的信号输入端口与音频采集核心部分相连，音频发送部分的信号输出端口与网络接口驱动部分的信号输入端口相连，音频接收部分的信号输入端口与对内接口部分相连，音频接收部分的信号输出端口与音频采集核心部分相连，录音输出部分的信号输入端口与音频采集核心部分相连，录音输出部分的信号输出端口与对内接口部分相连，ptt输出部分与对内接口部分相连，音频采集核心部分与控制核心部分相连，控制核心部分与对内接口部分相连，电源管理部分的电能输出端口分别与音频发送部分的电源端口、音频接收部分的电源端口、录音输出部分的电源端口、ptt输出部分的电源端口、音频采集核心部分的电源端口、控制核心部分的电源端口、网络接口驱动部分的电源端口、对内接口部分的电源端口相连。
47.所述音频发送部分包括ext_tx+端子，ext_ tx+端子通过保险丝f1分别与lp3r5s芯片u2的1脚、smaj12ca管d1一端、frf3-102-100芯片u1的1脚相连，u1的3脚接变压器bt1副边一端，bt1副边另一端接frf3-102-100芯片u3的3脚，bt1原边分别与audio_in端子、agnd相连；
48.u3的2脚分别与u1的2脚、agnd、d1另一端、smaj12ca管d2一端、u2的3脚相连，u2的2脚分别与保险丝f2一端、d2另一端、u3的1脚相连，f2另一端接ext_tx。
49.所述音频接收部分包括ext_rx1+端子和ext_rx2+端子， ext_rx1+端子通过保险丝f3分别与lp3r5s芯片u5的1脚、smaj12ca管d3一端、frf3-102-100芯片u4的1脚相连，u4的3脚接变压器bt2副边一端，bt2副边另一端接frf3-102-100芯片u6的3脚，bt2原边分别与audio_out1端子、agnd相连；
50.u6的2脚分别与u4的2脚、agnd、d3另一端、smaj12ca管d4一端、u5的3脚相连，u5的2脚分别与保险丝f4一端、d4另一端、u6的1脚相连，f4另一端接ext_rx1-；
51.ext_rx2+端子通过保险丝f7分别与lp3r5s芯片u11的1脚、smaj12ca管d7一端、frf3-102-100芯片u10的1脚相连，u10的3脚接变压器bt4副边一端，bt4副边另一端接frf3-102-100芯片u12的3脚，bt4原边分别与audio_out2端子、agnd相连；
52.u12的2脚分别与u10的2脚、agnd、d7另一端、smaj12ca管d8一端、u11的3脚相连，u11的2脚分别与保险丝f8一端、d8另一端、u12的1脚相连，f8另一端接ext_rx2-。
53.音频接收部分设置两条线路，采用差分的方式，抗干扰能力更强，且差分接口内部的隔离变压器能够起到很好的隔离作用。
54.所述录音输出部分包括rec_tx+端子，rec_ tx+端子通过保险丝f5分别与lp3r5s芯片u8的1脚、smaj12ca管d5一端、frf3-102-100芯片u7的1脚相连，u7的3脚接变压器bt3副边一端，bt3副边另一端接frf3-102-100芯片u9的3脚，bt3原边分别与rec_in端子、agnd相连；
55.u9的2脚分别与u7的2脚、agnd、d5另一端、smaj12ca管d6一端、u8的3脚相连，u8的2脚分别与保险丝f6一端、d6另一端、u9的1脚相连，f6另一端接rec_tx-。
56.所述ptt输出部分包括schi/omode芯片u13和3h7/smd芯片u14，u13的2、4、6、8脚分别与ext_ptt+、ext_ptt、ext_sql+、ext_sql对应相连，u13的9、7、5、3、1脚分别与+5v、gnd、sq_l、sq_h、ptt_ctl对应相连；
57.u14的1脚通过电阻r1接+3.3v，u14的2脚接ext_alm端子，u14的3脚接gnd，u14的4脚分别与电阻r2一端、alm端子相连，r2另一端接+3.3v。
58.所述音频采集核心部分包括cpu_a4f_mod芯片u15，u15的1脚接jtag接口j1的4脚，u15的2脚接j1的3脚，u15的3脚接j1的2脚，u15的4脚接j1的1脚，u15的5脚接j1的5脚，u15的6脚接as接口j2的7脚，u15的7脚接j2的9脚，u15的8脚接j2的8脚，u15的9脚接j2的6脚，u15的10脚接j2的1脚，u15的11脚接j2的3脚，u15的12脚接j2的5脚，u15的57～60脚分别与spi4的ncs、clk、miso、mosi对应相连，u15的52～55脚分别与spi6的ncs、clk、miso、mosi对应相连，u15的47、48脚分别与spi4的rd、wr对应相连，u15的45、46脚分别与spi6的rd、wr对应相连；
59.u15的76、78、80、82、84、86、88、90脚分别与audio_rx4、audio_rx3、audio_rx2、audio_rx1、audio_rec2、audio_rec1、audio_tx2、audio_tx1对应相连。
60.所述控制核心部分采用cpu_arm_mod芯片u16，u16的1～4脚分别与net1的tx+、tx-、rx+、rx+对应相连，u16的5脚依次通过发光二极管d11、电阻r5接+3.3v，u16的6脚依次通过发光二极管d13、电阻r7接+3.3v，u16的7脚依次通过发光二极管d14、电阻r8接+3.3v；
61.u16的40脚接接插件j3的4脚，u16的39脚接j3的6脚，u16的38脚分别与j3的2脚、二极管d15的阳极、电容c1的负极相连，d15的阴极接+3.3v，c1的阳极分别与电阻r9一端、电阻r10一端、key_4turtle_a芯片k1（k1是一个复位按键，用于异常情况下手动复位）相连，r9另一端接+3.3v，r10另一端接u16的108脚；
62.j3的3、5脚分别与u16的99、98脚对应相连；
63.u16的37脚依次通过发光二极管d12、电阻r6接+3.3v，u16的36脚依次通过发光二极管d10、电阻r4接+3.3v，u16的35脚依次通过发光二极管d9、电阻r3接+3.3v；u16的31～34脚分别与net2的tx+、tx-、rx+、rx+对应相连；net1、net2表示模块板卡的两个网络变压器。
64.u16的91、61～65脚分别与6406e_ctrl（6406e_ctrl是一个信息存储的驱动接口io）的so、ncs、si、hold、sclk、nwp对应相连，u16的66脚接pt1a2572芯片u17的2脚，u17的1脚通过电阻r11接+3.3v，u17的4脚接+5v，u17的3脚接power-5；u16的67、68脚分别与uart6_tx、uart6_rx对应相连；u16的71～74脚分别与adr的adr_ncs、adr_sh/nld、adr_clk、adr_
dout对应相连，u16的75～82脚分别与ptt1、ptt2、sql_h1、sql_h2、sql_l1、sql_l2、alm1、alm2对应相连；
65.u16的118、119脚分别与uart2_tx、uart2_rx对应相连；
66.u16的111～113脚分别与power_ad的5va_ad、5vb_ad、3.3v_ad对应相连；
67.u16的102～107脚分别与spi的mosi、miso、clk、ncs、wr、rd对应相连；
68.u16的100、101脚分别与fm24c04_scl、fm24c04_sda对应相连；
69.u16的92～97脚分别与spi的rd、wr、miso、clk、mosi、ncs对应相连。
70.所述网络接口驱动部分包括st12_359芯片u18，u18的9、11脚分别与ext_rx-、ext_rx+对应相连，u18的13脚依次通过电阻r15、电容c4、电阻r14接gnd，u18的14、16脚分别与ext_tx-、ext_tx+对应相连，u18的1脚分别与tx+、电阻r17一端相连，r17另一端分别与电容c5一端、电阻r16一端相连，c5另一端接gnd，r16另一端分别与u18的3脚、tx-相连，u18的5脚分别与+3.3v、电容c3一端相连，c3另一端接gnd；
71.u18的6脚分别与rx+、电阻r13一端相连，r13另一端分别与电容c2一端、电阻r12一端相连，c2另一端接gnd，r12另一端分别与u18的8脚、rx-相连。
72.所述对内接口部分包括cnvme96 j8（j8为欧式96针插座）, j8的11～14脚分别与ext_rx1+、ext_rx1-、ext_rx2+、ext_rx2-对应相连，j8的16脚分别与电容c12一端、power-5相连，c12另一端接gnd；j8的24、25脚分别与m6406_nwp、m6406_hold对应相连；
73.j8的65、63、66、34脚分别与net1的tx+、tx-、rx+、rx-对应相连；j8的68、36、69、37、70、38、71、39、72、40、73、41、74、42、75、43、76、44、77、45、78、46、79、47、80、48脚分别与db9a-1、db9a-6、db9a-2、db9a-7、db9a-3、db9a-8、db9a-4、db9a-9、ext-db9a-1、ext-db9a-6、db9b-1、db9a-6、db9b-2、db9b-7、db9b-3、db9b-8、db9b-4、db9b-9、ext-db9b-1、ext-db9b-6、ext-db9a-5、ext-db9a-9、ext-db9b-5、ext-db9b-9、scl、sda对应相连；
74.j8的81、49、82、50、83、51、84、52、86、54、87、55脚分别与addr11～addr4、addr0～addr3对应相连，site-io12-v20芯片j5（j5是地址转换模块，将并行12位地址线转换为串行方式，方便逻辑运算核心电路用更少的io口采集12位设备地址），j5的9、7、5、3、18、16、14、12、17、15、13、11脚分别与addr0～addr11对应相连，j5的4、10、6、8脚分别与adr的adr_ncs、adr_clk、adr_sh/nld、adr_dout对应相连；
75.j8的88、56、89、57脚分别与6406e_ctrl的ncs、sclk、si、so对应相连6406e_ctrl的nwp、hold分别与m6406_nwp、m6406_hold对应相连；
76.j8的95、63、96、64脚分别与net2的rx-、rx+、tx-、rx+对应相连。
77.所述电源管理部分包括yd240305芯片u19，u19的1脚分别与二极管d16阴极、二极管d17阴极、电容c18正极相连，d16阳极通过保险丝f9接a24v，d17阳极通过保险丝f10接b24v；c18负极分别与0v、u19的2脚相连，u19的3脚分别与a+5v、电容c10正极、电容c11一端相连，c11另一端分别与c10负极、agnd相连；u19的4脚分别与+5v、电容c8正极、电容c9一端相连，c9另一端分别与gnd、电容c7一端、c8负极、电容c6负极、u19的5脚相连，u19的6脚分别与+3.3v、c6正极、c7另一端相连；
78.power_ad的3.3v_ad分别与电阻r20一端、电阻r23一端相连，power_ad的5vb_ad分别与电阻r21一端、电阻r24一端相连，power_ad的5va_ad分别与电阻r22一端、电阻r25一端相连；r20另一端接+3.3v，r21另一端接+5v，r22另一端接a+5v，r23另一端、r24另一端接
gnd，r25另一端接agnd。
79.比选器em接口部分：
80.此部分负责以下几个功能：
81.audio_in：来自采集部分的模拟音频输出，经过bt1的音频隔离处理，后续u1、u3的滤波处理，d1、d2、u2、f1、f2的防静电处理，最终经ext_tx+和ext_tx-差分输出。
82.audio_out1：通过ext_rx1+和ext_rx-接收外部的音频信号，经过同样的防静电、滤波及隔离处理，最后由audio_out1处给采集部分使用。
83.rec_in：来自采集部分的模拟录音音频输出，经过隔离、滤波、防静电处理，最终经过rec_tx+和rec_tx-差分输出。
84.audio_out2：为测试部分电路。
85.u13：为音频ptt和静噪信号的驱动部分，ptt_ctrl来自比选器逻辑运算核心电路，经过u13处理后，经过ext_ptt+和ext_ptt-输出；同时，外部静噪信号经过ext_sql+和ext_sql-输入到u13，经过处理后将sq_h和sq_l输出给逻辑运算核心电路。
86.比选器音频采集核心电路：
87.此部分负责以下几个功能：
88.将em接口接收音频转换为数字音频信号，同时计算接收音频的bss值。
89.将数字音频输出信号和数字录音输出信号转换为模拟信号，经过em接口输出。
90.通过spi接口与控制核心部分通信。
91.比选器控制核心部分：
92.此部分负责以下几个功能：
93.通过net1和net2与比选器内的其他模块进行网络通信。
94.负责em接口的ptt信号的输出，em接口的静噪信号的接收。
95.与采集部分通信，收发数字音频信号、接收bss计算值。
96.控制比选器的面板led工作。
97.通过fm24c04_scl和fm24c04_sda，存储本地参数信息。
98.进行比选结果计算。
99.比选器网络接口驱动电路：
100.为比选器核心电路中net1和net2网络接口的接口变压器。
101.比选器板卡对内接口及电源管理：
102.此部分负责以下几个功能：
103.通过u19将外部输出的双路24v直流电源转换为内部使用的直流3.3v、模拟5v、数字5v等电源。
104.通过j5实现板卡物理地址的读取，将并行12位地址线转化为串行数据，并通过adr串行接口传输给核心电路。
105.通过j8将本地网络（net1、net2）、em接口（tx、rx、rec、ptt、sql）等信号引接值外部接口。
106.可以理解的是，以上关于本实用新型的具体描述，仅用于说明本实用新型而并非受限于本实用新型实施例所描述的技术方案，本领域的普通技术人员应当理解，仍然可以对本实用新型进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本实
用新型的保护范围之内。