专利名称：一种实现接口的方法和装置的制作方法
技术领域：
本发明涉及内存技术，特别是涉及一种针对支持锁存型双列直插式内存模组(Registered DIMM)的内存控制器实现接口无缓存型双列直插式内存模组(Unbuffered DIMM)的方法和装置。
背景技术：
目前，内存在处理器系统中通常以两种方式存在，包括内存器件直接设计安装在处理器系统的单板上，并直接与处理器系统中的内存控制器接口连接；双列直插式内存模组(DIMM)方式，即各个内存器件首先通过多片组合形成普通的DIMM或者小型DIMM(SO-DIMM)，然后，所形成的普通DIMM或者SO-DIMM再通过内存条插座连接器和处理器系统中的内存控制器相连接。由于模组的设计方式，也就是DIMM方式(此处以及以下所述的DIMM均包括了普通的DIMM和SO-DIMM)，对于处理器系统来说可以提供更加灵活的内存配备方式，因此，成为在当前处理器系统中应用最为广泛的一种内存形式。
对于DIMM方式，在具体应用中又存在Registered DIMM和UnbufferedDIMM。其中，Registered DIMM包括同步动态随机存储器(SDRAM)Registered DIMM、双倍数据速率(DDR)SDRAM Registered DIMM以及第二代双倍数据速率(DDR2)SDRAM Registered DIMM。Unbuffered DIMM包括SDRAM Unbuffered DIMM、DDR SDRAM Unbuffered DIMM以及DDR2 SDRAM Unbuffered DIMM。
图1是DDR/DDR2 SDRAM Registered DIMM与其内存控制器的接口示意图。参见图1，对于Registered DIMM，其硬件设计中除了各个DDR/DDR2SDRAM器件外还增加了时钟驱动器和锁存器。时钟驱动器将内存控制器提供的时钟信号进行驱动后再提供给Registered DIMM中的DDR/DDR2SDRAM器件1～n，锁存器对于内存控制器输出的地址信号和控制信号进行锁存缓冲后提供给DDR/DDR2 SDRAM器件1～n。
图2是DDR/DDR2 SDRAM Unbuffered DIMM与其内存控制器的接口示意图。参见图2，对于Unbuffered DIMM，其硬件设计中仅仅存在各个DDR/DDR2 SDRAM器件而并不存在时钟驱动器和锁存器。内存控制器提供的时钟信号、地址信号和控制信号直接输出至DDR/DDR2 SDRAM器件1～n。
可见，对于Registered DIMM，由于在DIMM模组内部通过驱动之后的时钟信号对于地址总线和控制总线进行了一次同步锁存之后再提供给模组中的各个内存器件，因此，使得各个内存器件所分别得到的地址信号和控制信号比内存控制器输出的地址信号和控制信号滞后一个时钟周期，即由于Registered DIMM模组上的锁存器的存在使得锁存之后的信号要滞后于锁存之前的信号一个时钟周期。而DIMM中各个内存器件与内存控制器必须按照时钟信号同步对应关系进行工作，因此，对于仅支持Registered DIMM的内存控制器，在其内部存在补偿一个周期滞后的设计。而对于UnbufferedDIMM，由于其内部没有经过锁存器的锁存缓冲处理，所以支持UnbufferedDIMM的内存控制器内部不存在补偿一个周期滞后的设计。由此可见，仅支持Registered DIMM的内存控制器和支持Unbuffered DIMM的内存控制器在设计上存在不同，这样则导致了仅支持Registered DIMM的内存控制器无法实现与Unbuffered DIMM的接口。
然而，在目前，仅支持Registered DIMM的内存控制器和UnbufferedDIMM都乐于被人们所接受并使用。这是由于，对于仅支持Registered DIMM的内存控制器，其所在系统中只需要一个DIMM内存插槽就可以满足系统对于内存容量的要求；而Unbuffered DIMM则是一种大量使用的内存条，其生产技术成熟，易于获得且价格低廉。而在现有技术中，仅支持RegisteredDIMM的内存控制器是无法与Unbuffered DIMM进行接口的，这样则大大限制了仅支持Registered DIMM的内存控制器和Unbuffered DIMM的使用范围，为在系统中实现内存接口带来极大的不便。
发明内容
有鉴于此，本发明的主要目的在于提供一种实现接口的方法，本发明的另一目的在于提供一种实现接口的装置，以保证仅支持Registered DIMM的内存控制器能够与Unbuffered DIMM进行接口。
为了达到上述目的，本发明的技术方案是这样实现的一种实现接口的方法，该方法包括A、在仅支持锁存型双列直插式内存模组Registered DIMM的内存控制器侧设置时钟驱动器、地址信号锁存器以及控制信号锁存器；B、时钟驱动器接收仅支持Registered DIMM的内存控制器输出的时钟信号，并将所接收到的时钟信号进行驱动后发送至无缓存型双列直插式内存模组Unbuffered DIMM中的各个内存器件以及发送至地址信号锁存器和控制信号锁存器；地址信号锁存器和控制信号锁存器分别接收仅支持Registered DIMM的内存控制器输出的地址信号和控制信号，并在所接收到时钟信号的控制下分别将地址信号和控制信号进行锁存后发送至Unbuffered DIMM中的各个内存器件。
在步骤A中，所述设置时钟驱动器、地址信号锁存器以及控制信号锁存器的步骤包括在仅支持Registered DIMM的内存控制器的外围电路单板上设置时钟驱动器、地址信号锁存器以及控制信号锁存器；或者，在与仅支持Registered DIMM的内存控制器的电路单板相独立的一个电路单板上设置时钟驱动器、地址信号锁存器以及控制信号锁存器。
所述Unbuffered DIMM为同步动态随机存储器SDRAM UnbufferedDIMM；在步骤A中，所设置的时钟驱动器为单端时钟驱动器；
所设置的地址信号锁存器和控制信号锁存器分别为在单端时钟信号控制下进行工作的地址信号锁存器和控制信号锁存器。
所述Unbuffered DIMM为双倍数据速率DDR SDRAM UnbufferedDIMM或第二代双倍数据速率DDR2 SDRAM Unbuffered DIMM；在步骤A中，所设置的时钟驱动器为多路输出时钟驱动器，且满足输出差分时钟信号低抖动以及周期之间的抖动值小于预先设定的时间值；在步骤A中，所设置的地址信号锁存器和控制信号符合DDR/DDR2SDRAM Unbuffered DIMM的电平接口要求、可按照时钟驱动器提供的差分时钟实现将输入的信号进行同步锁存、且锁存之后的输出信号对于输入信号的延迟不低于预先设定的时间值。
该方法进一步包括增加与仅支持Registered DIMM内存控制器的所述已有时钟信号线、地址总线和控制总线分别直接相连的时钟信号线和第一开关、地址总线和第二开关、以及控制总线和第三开关，并在所述已有时钟信号线与时钟驱动器之间设置第四开关，在所述已有地址总线与地址信号锁存器之间设置第五开关，在所述已有控制总线与控制信号锁存器之间设置第六开关；在步骤A与步骤B之间进一步包括判断当前需要使用仅支持Registered DIMM内存控制器与Unbuffered DIMM进行接口还是与Registered DIMM进行接口，如果需要与Unbuffered DIMM进行接口，则将所设置的第一开关、第二开关和第三开关置为打开状态，并将所设置的第四开关、第五开关和第六开关置为闭合状态，然后执行步骤B，如果需要与Registered DIMM进行接口，则将所设置的第一开关、第二开关和第三开关置为闭合状态，并将所设置的第四开关、第五开关和第六开关置为打开状态，然后通过新增加的时钟信号线、地址总线和控制总线分别接收仅支持Registered DIMM的内存控制器输出的时钟信号、地址信号和控制信号，并分别传输至Registered DIMM中的各个内存器件，然后结束。
一种实现接口的装置，包括仅支持Registered DIMM的内存控制器，用于产生并输出时钟信号、地址信号和控制信号，该装置还包括时钟驱动器、地址信号锁存器和控制信号锁存器，其中，时钟驱动器，用于接收仅支持Registered DIMM的内存控制器输出的时钟信号，并将所接收到的时钟信号进行驱动后发送至外部Unbuffered DIMM中的各个内存器件，以及发送至地址信号锁存器和控制信号锁存器；地址信号锁存器，用于接收仅支持Registered DIMM的内存控制器输出的地址信号，并在所接收到的时钟信号的控制下将地址信号进行锁存后发送至外部Unbuffered DIMM中的各个内存器件；控制信号锁存器，用于接收仅支持Registered DIMM的内存控制器输出的控制信号，并在所接收到的时钟信号的控制下将控制信号进行锁存后发送至外部Unbuffered DIMM中的各个内存器件。
所述时钟驱动器、地址信号锁存器和控制信号锁存器位于所述仅支持Registered DIMM内存控制器的外围电路单板上。
所述时钟驱动器、地址信号锁存器和控制信号锁存器位于与仅支持Registered DIMM内存控制器的电路单板相独立的一个电路单板上。
该装置进一步包括与仅支持Registered DIMM的内存控制器的所述已有时钟信号线、已有地址总线和已有控制总线分别直接相连的新增加的时钟信号线和第一开关、地址总线和第二开关、控制总线和第三开关，以及在已有时钟信号线与时钟驱动器之间的第四开关、在已有地址总线与地址信号锁存器之间的第五开关、以及在已有控制总线与控制信号锁存器之间的第六开关；所述第一开关、第二开关和第三开关处于打开状态，第四开关、第五开关和第六开关处于闭合状态时，所述的时钟驱动器、地址信号锁存器和控制信号锁存器分别执行所述的时钟驱动和锁存功能，以及分别将时钟信号、地址信号和控制信号传输至外部Unbuffered DIMM中的各个内存器件；所述第一开关、第二开关和第三开关处于闭合状态，第四开关、第五开关和第六开关处于打开状态时，新增加的时钟信号线、地址总线和控制总线将仅支持Registered DIMM的内存控制器输出的时钟信号、地址信号和控制信号分别传输至外部Registered DIMM中的各个内存器件。
由此可见，本发明具有以下优点1、本发明通过在仅支持Registered DIMM的内存控制器与UnbufferedDIMM之间设置时钟驱动器、地址信号锁存器和控制信号锁存器，实现了仅支持Registered DIMM的内存控制器能够接口Unbuffered DIMM，从而大大增强了仅支持Registered DIMM的内存控制器和Unbuffered DIMM的使用范围，为在系统中实现内存接口带来极大的方便。
2、在本发明中，对仅支持Registered DIMM的内存控制器和UnbufferedDIMM的硬件结构无需进行任何的改动，从而大大降低了业务实现难度。
3、由于本发明能够使用价格低廉的Unbuffered DIMM来与仅支持Registered DIMM的内存控制器进行接口，而不必再使用现有技术中价格较高的Registered DIMM，从而大大降低了系统的成本。
4、本发明进一步通过设置各个开关和新增加的时钟信号线、地址总线和控制总线实现了仅支持Registered DIMM的内存控制器仍可与RegisteredDIMM进行接口，从而增加了本发明业务实现的灵活性，进一步为在系统中实现内存接口带来方便。
图1是DDR/DDR2 SDRAM Registered DIMM与其内存控制器的接口示意图。
图2是DDR/DDR2 SDRAM Unbuffered DIMM与其内存控制器的接口示意图。
图3A是本发明装置的基本结构示意图。
图3B是本发明装置的优选结构示意图。
图4是本发明实施例l的流程图。
图5是支持Registered DIMM的内存控制器与DDR/DDR2 SDRAMRegistered DIMM的工作电路时序图。
具体实施例方式
根据仅支持Registered DIMM的内存控制器和Unbuffered DIMM的硬件设计原理可以看出，仅支持Registered DIMM的内存控制器内部存在补偿一个周期滞后的设计，而Unbuffered DIMM内部没有经过锁存器的锁存缓冲处理，因此，如果要使用仅支持Registered DIMM的内存控制器来接口Unbuffered DIMM，则必须使Unbuffered DIMM中的各个内存器件得到的地址信号和控制信号比内存控制器输出的地址信号和控制信号滞后一个时钟周期。针对这一特点，本发明提出了一种实现接口的方法，其核心思想是预先在仅支持Registered DIMM的内存控制器与Unbuffered DIMM之间设置时钟驱动器、地址信号锁存器以及控制信号锁存器；时钟驱动器接收仅支持Registered DIMM的内存控制器所输出的时钟信号，并将所接收到的时钟信号进行驱动后发送至Unbuffered DIMM中的各个内存器件以及发送至地址信号锁存器和控制信号锁存器；并且，地址信号锁存器和控制信号锁存器分别接收仅支持Registered DIMM的内存控制器所输出的地址信号和控制信号，并在时钟信号的控制下分别将所接收到的地址信号和控制信号进行锁存后发送至Unbuffered DIMM中的各个内存器件。
另外，为了在仅支持Registered DIMM的内存控制器实现接口Unbuffered DIMM的基础上，进一步使仅支持Registered DIMM的内存控制器仍可接口Registered DIMM，优选地，本发明方法还可以进一步设置与仅支持Registered DIMM的内存控制器的已有时钟信号线、地址总线和控制总线分别直接相连的新增加的时钟信号线和开关、地址总线和开关、控制总线和开关，以及在已有时钟信号线与所设置的时钟驱动器之间设置开关，在已有地址总线与地址信号锁存器之间设置开关，在已有控制总线与控制信号锁存器之间设置开关。通过所增加的时钟信号线、地址总线、控制总线以及各个开关的状态来进一步实现仅支持Registered DIMM的内存控制器仍可接口Registered DIMM。
图3A是本发明装置的基本结构示意图。参见图3A，为了使用仅支持Registered DIMM的内存控制器来接口Unbuffered DIMM，本发明提出了一种实现接口的装置，该装置包括仅支持Registered DIMM的内存控制器301、时钟驱动器302、地址信号锁存器303以及控制信号锁存器304，其中，时钟驱动器302、地址信号锁存器303以及控制信号锁存器304位于仅支持Registered DIMM的内存控制器301的外围电路单板上或者位于与仅支持Registered DIMM的内存控制器301的电路单板相独立的一个电路单板上，并且，仅支持Registered DIMM的内存控制器301，用于产生并输出时钟信号、地址信号和控制信号，以及将所产生的数据信号直接发送至外部UnbufferedDIMM中的各个内存器件；时钟驱动器302，用于接收仅支持Registered DIMM的内存控制器301所输出的时钟信号，并将所接收到的时钟信号进行驱动后发送至外部Unbuffered DIMM中的各个内存器件，以及发送至地址信号锁存器303和控制信号锁存器304；地址信号锁存器303，用于接收仅支持Registered DIMM的内存控制器301所输出的地址信号，并在时钟信号的控制下将所接收到的地址信号进行锁存后发送至外部Unbuffered DIMM中的各个内存器件；控制信号锁存器304，用于接收仅支持Registered DIMM的内存控制器301所输出的控制信号，并在时钟信号的控制下将所接收到的控制信号进行锁存后发送至外部Unbuffered DIMM中的各个内存器件。
图3B是本发明装置的优选结构示意图。参见图3B，为了进一步增强仅支持Registered DIMM的内存控制器的使用性，也就是说，在本发明装置中，使仅支持Registered DIMM的内存控制器既可与Unbuffered DIMM进行接口，也仍然可以与Registered DIMM进行接口，优选地，本发明装置中还可进一步包括与仅支持Registered DIMM的内存控制器301的已有时钟信号线、地址总线和控制总线分别直接相连的新增加的时钟信号线和开关305、地址总线和开关306、控制总线和开关307，以及在已有时钟信号线与时钟驱动器302之间的开关308、在已有地址总线与地址信号锁存器303之间的开关309、以及在已有控制总线与控制信号锁存器304之间的开关310。
参见图3B，当实现仅支持Registered DIMM的内存控制器与UnbufferedDIMM进行接口时，所设置的开关305、306和307处于打开状态，开关308、309和310处于闭合状态。当实现仅支持Registered DIMM的内存控制器与Registered DIMM进行接口时，所设置的开关308、309和310处于打开状态，开关305、306和307处于闭合状态，并且，新增加的时钟信号线、地址总线和控制总线将仅支持Registered DIMM的内存控制器301所输出的时钟信号、地址信号和控制信号分别传输至外部Registered DIMM中的各个内存器件。
为使本发明的目的、技术方案和优点更加清楚，下面结合附图及具体实施例对本发明作进一步地详细描述。
在以下的实施例中，以Registered DIMM和Unbuffered DIMM分别为DDR/DDR2 SDRAM Registered DIMM和DDR/DDR2 SDRAM UnbufferedDIMM为例来说明本发明的具体实现过程。
图4是本发明实施例的流程图。参见图3B和图4，利用本发明装置，本发明实现接口的过程具体包括以下步骤步骤401预先设置时钟驱动器302、地址信号锁存器303以及控制信号锁存器304。
在本步骤中，所设置的时钟驱动器302、地址信号锁存器303以及控制信号锁存器304的具体位置可以在仅支持Registered DIMM的内存控制器301的外围电路单板上，也就是说，时钟驱动器302、地址信号锁存器303以及控制信号锁存器304与仅支持Registered DIMM的内存控制器301位于同一电路单板上；或者，所设置的时钟驱动器302、地址信号锁存器303以及控制信号锁存器304的具体位置也可以在与仅支持Registered DIMM的内存控制器301的电路单板相独立的一个电路单板上。
图5是支持Registered DIMM的内存控制器与其接口DDR/DDR2SDRAM Registered DIMM的工作电路时序图。参见图5，为了保证在后续过程中，仅支持Registered DIMM的内存控制器与接口的Unbuffered DIMM能够正常工作，则必须保证本发明所设置的时钟驱动器、地址信号锁存器以及控制信号锁存器能够按照图6所示的电路时序图进行工作。因此，在本步骤中，所设置的时钟驱动器302满足为多路输出时钟驱动器；输出差分时钟信号低抖动，周期之间的抖动值小于预先设定的时间值，比如200ps。所设置的地址信号锁存器303和控制信号锁存器304满足符合DDR/DDR2SDRAM Unbuffered DIMM的电平接口要求；可以按照时钟驱动器提供的差分时钟实现将输入的信号进行同步锁存；锁存之后的输出信号对于输入信号的延迟不低于预先设定的时间值，比如5ns。其中，所设置的时钟驱动器302可以举例为ICS公司的芯片ICS95V847，所设置的地址信号锁存器303和控制信号锁存器304可以举例为TI公司的芯片SN74SSTVF16859。并且，在具体的业务实现中，本发明根据所设置的时钟驱动器、地址信号锁存器和控制信号锁存器来对该时钟驱动器、地址信号锁存器和控制信号锁存器所在的电路单板进行硬件设计，比如，确定信号布线长度等。
步骤402增加与仅支持Registered DIMM的内存控制器301的已有时钟信号线、地址总线和控制总线分别直接相连的时钟信号线和开关305、地址总线和开关306、以及控制总线和开关307。
步骤403在仅支持Registered DIMM的内存控制器301的已有时钟信号线与时钟驱动器302之间设置开关308，在已有地址总线与地址信号锁存器303之间设置开关309，在已有控制总线与控制信号锁存器304之间设置开关310。
在步骤402至步骤403中，本发明设置新增加的时钟信号线和开关305、地址总线和开关306、以及控制总线和开关307，以及开关308、开关309和开关310是为了在后续过程中，能够在实现仅支持Registered DIMM的内存控制器301可与Unbuffered DIMM进行接口的基础上，进一步通过各开关的状态实现仅支持Registered DIMM的内存控制器301仍可与RegisteredDIMM进行接口。
另外，上述步骤402和步骤403只是为了便于描述而划分的两个步骤，在具体实现时，步骤402与步骤403并无执行上的先后顺序。
步骤404当需要使用仅支持Registered DIMM的内存控制器301与外部的Unbuffered DIMM进行接口时，将所设置的各个开关305、开关306和开关307置为打开状态，并将所设置的各个开关308、开关309和开关310置为闭合状态。
本步骤的处理是通过设置各个开关的状态使仅支持Registered DIMM的内存控制器301可以与外部的Unbuffered DIMM进行接口。
步骤405仅支持Registered DIMM的内存控制器301输出时钟信号、地址信号和控制信号，时钟驱动器302、地址锁存器303和控制锁存器304分别接收该时钟信号、地址信号和控制信号。
步骤406时钟驱动器302将接收到的时钟信号进行驱动后发送至Unbuffered DIMM中的各个内存器件以及发送至地址信号锁存器303和控制信号锁存器304。
步骤407地址信号锁存器303和控制信号锁存器304在时钟信号的控制下，分别将所接收到的地址信号和控制信号进行锁存后发送至UnbufferedDIMM中的各个内存器件。
至此，则完成了使仅支持Registered DIMM的内存控制器301与外部的Unbuffered DIMM进行接口的过程。
步骤408当需要使用仅支持Registered DIMM的内存控制器301与外部的Registered DIMM进行接口时，将所设置的各个开关305、开关306和开关307置为闭合状态，并将所设置的各个开关308、开关309和开关310置为打开状态。
本步骤的处理是通过设置各个开关的状态使仅支持Registered DIMM的内存控制器301可以与外部的Registered DIMM进行接口。
步骤409仅支持Registered DIMM的内存控制器301输出时钟信号、地址信号和控制信号，该时钟信号、地址信号和控制信号分别通过新增加的时钟信号线、地址总线和控制总线传输至外部Registered DIMM中的各个内存器件。
至此，本发明进一步完成了使仅支持Registered DIMM的内存控制器301与外部的Registered DIMM进行接口的过程。
在上述实施例中，是以Registered DIMM和Unbuffered DIMM分别为DDR/DDR2 SDRAM Registered DIMM和DDR/DDR2 SDRAM UnbufferedDIMM为例来说明本发明的具体实现过程，特别是说明了对时钟驱动器、地址信号锁存器和控制信号锁存器的选取原则。在本发明的其它实施例中，Registered DIMM和Unbuffered DIMM还可以分别为SDRAM RegisteredDIMM和SDRAM Unbuffered DIMM，其具体实现过程的原理与上述图4所示过程的原理相同，但需说明的是，此时，针对SDRAM Unbuffered DIMM，所选取的时钟驱动器不再是输出差分信号的时钟驱动器，而为一般的单端时钟驱动器，且所设置的地址信号锁存器和控制信号锁存器不再需要差分时钟信号控制工作，而是一般的在单端时钟信号控制下进行工作的地址信号锁存器和控制信号锁存器。并且，仅支持Registered DIMM的内存控制器以及SDRAM Unbuffered DIMM中的各个内存器件的工作按照单端时钟信号的上升沿进行工作。
总之，以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种实现接口的方法，其特征在于，该方法包括A、在仅支持锁存型双列直插式内存模组Registered DIMM的内存控制器侧设置时钟驱动器、地址信号锁存器以及控制信号锁存器；B、时钟驱动器接收仅支持Registered DIMM的内存控制器输出的时钟信号，并将所接收到的时钟信号进行驱动后发送至无缓存型双列直插式内存模组Unbuffered DIMM中的各个内存器件以及发送至地址信号锁存器和控制信号锁存器；地址信号锁存器和控制信号锁存器分别接收仅支持Registered DIMM的内存控制器输出的地址信号和控制信号，并在所接收到时钟信号的控制下分别将地址信号和控制信号进行锁存后发送至Unbuffered DIMM中的各个内存器件。
2.根据权利要求1所述的方法，其特征在于，在步骤A中，所述设置时钟驱动器、地址信号锁存器以及控制信号锁存器的步骤包括在仅支持Registered DIMM的内存控制器的外围电路单板上设置时钟驱动器、地址信号锁存器以及控制信号锁存器。
3.根据权利要求1所述的方法，其特征在于，在步骤A中，所述设置时钟驱动器、地址信号锁存器以及控制信号锁存器的步骤包括在与仅支持Registered DIMM的内存控制器的电路单板相独立的一个电路单板上设置时钟驱动器、地址信号锁存器以及控制信号锁存器。
4.根据权利要求1所述的方法，其特征在于，所述Unbuffered DIMM为同步动态随机存储器SDRAM Unbuffered DIMM；在步骤A中，所设置的时钟驱动器为单端时钟驱动器；所设置的地址信号锁存器和控制信号锁存器分别为在单端时钟信号控制下进行工作的地址信号锁存器和控制信号锁存器。
5.根据权利要求1所述的方法，其特征在于，所述Unbuffered DIMM为双倍数据速率DDR SDRAM Unbuffered DIMM或第二代双倍数据速率DDR2SDRAM Unbuffered DIMM；在步骤A中，所设置的时钟驱动器为多路输出时钟驱动器，且满足输出差分时钟信号低抖动以及周期之间的抖动值小于预先设定的时间值；在步骤A中，所设置的地址信号锁存器和控制信号符合DDR/DDR2SDRAM Unbuffered DIMM的电平接口要求、可按照时钟驱动器提供的差分时钟实现将输入的信号进行同步锁存、且锁存之后的输出信号对于输入信号的延迟不低于预先设定的时间值。
6.根据权利要求1至5中任意一项所述的方法，其特征在于，该方法进一步包括增加与仅支持Registered DIMM内存控制器的所述已有时钟信号线、地址总线和控制总线分别直接相连的时钟信号线和第一开关、地址总线和第二开关、以及控制总线和第三开关，并在所述已有时钟信号线与时钟驱动器之间设置第四开关，在所述已有地址总线与地址信号锁存器之间设置第五开关，在所述已有控制总线与控制信号锁存器之间设置第六开关；在步骤A与步骤B之间进一步包括判断当前需要使用仅支持RegisteredDIMM内存控制器与Unbuffered DIMM进行接口还是与Registered DIMM进行接口，如果需要与Unbuffered DIMM进行接口，则将所设置的第一开关、第二开关和第三开关置为打开状态，并将所设置的第四开关、第五开关和第六开关置为闭合状态，然后执行步骤B，如果需要与Registered DIMM进行接口，则将所设置的第一开关、第二开关和第三开关置为闭合状态，并将所设置的第四开关、第五开关和第六开关置为打开状态，然后通过新增加的时钟信号线、地址总线和控制总线分别接收仅支持Registered DIMM的内存控制器输出的时钟信号、地址信号和控制信号，并分别传输至Registered DIMM中的各个内存器件，结束当前流程。
7.一种实现接口的装置，包括仅支持Registered DIMM的内存控制器，用于产生并输出时钟信号、地址信号和控制信号，其特征在于，该装置还包括时钟驱动器、地址信号锁存器和控制信号锁存器，其中，时钟驱动器，用于接收仅支持Registered DIMM的内存控制器输出的时钟信号，并将所接收到的时钟信号进行驱动后发送至外部Unbuffered DIMM中的各个内存器件，以及发送至地址信号锁存器和控制信号锁存器；地址信号锁存器，用于接收仅支持Registered DIMM的内存控制器输出的地址信号，并在所接收到的时钟信号的控制下将地址信号进行锁存后发送至外部Unbuffered DIMM中的各个内存器件；控制信号锁存器，用于接收仅支持Registered DIMM的内存控制器输出的控制信号，并在所接收到的时钟信号的控制下将控制信号进行锁存后发送至外部Unbuffered DIMM中的各个内存器件。
8.根据权利要求7所述的装置，其特征在于，所述时钟驱动器、地址信号锁存器和控制信号锁存器位于所述仅支持Registered DIMM内存控制器的外围电路单板上。
9.根据权利要求7所述的装置，其特征在于，所述时钟驱动器、地址信号锁存器和控制信号锁存器位于与仅支持Registered DIMM内存控制器的电路单板相独立的一个电路单板上。
10.根据权利要求7至9中任意一项所述的装置，其特征在于，该装置进一步包括与仅支持Registered DIMM的内存控制器的所述已有时钟信号线、已有地址总线和已有控制总线分别直接相连的新增加的时钟信号线和第一开关、地址总线和第二开关、控制总线和第三开关，以及在已有时钟信号线与时钟驱动器之间的第四开关、在已有地址总线与地址信号锁存器之间的第五开关、以及在已有控制总线与控制信号锁存器之间的第六开关；所述第一开关、第二开关和第三开关处于打开状态，第四开关、第五开关和第六开关处于闭合状态时，所述的时钟驱动器、地址信号锁存器和控制信号锁存器分别执行所述的时钟驱动和锁存功能，以及分别将时钟信号、地址信号和控制信号传输至外部Unbuffered DIMM中的各个内存器件；所述第一开关、第二开关和第三开关处于闭合状态，第四开关、第五开关和第六开关处于打开状态时，新增加的时钟信号线、地址总线和控制总线将仅支持Registered DIMM的内存控制器输出的时钟信号、地址信号和控制信号分别传输至外部Registered DIMM中的各个内存器件。
全文摘要
本发明公开了一种实现接口的方法和装置，该装置包括仅支持锁存型双列直插式内存模组(Registered DIMM)的内存控制器、时钟驱动器、地址信号锁存器和控制信号锁存器。该方法为时钟驱动器将从仅支持Registered DIMM内存控制器处接收的时钟信号进行驱动后发送至无缓存型双列直插式内存模组(Unbuffered DIMM)以及地址信号锁存器和控制信号锁存器；地址信号锁存器和控制信号锁存器分别接收仅支持Registered DIMM的内存控制器输出的地址信号和控制信号，并在时钟信号的控制下分别将地址信号和控制信号锁存后发送至Unbuffered DIMM。本发明能够保证仅支持Registered DIMM的内存控制器可与Unbuffered DIMM进行接口。
文档编号G11C8/00GK1787110SQ200510116988
公开日2006年6月14日 申请日期2005年10月28日 优先权日2005年10月28日
发明者王心远, 陈道威, 田 浩, 彭广平, 张金华 申请人:杭州华为三康技术有限公司