专利名称：字线电压发生器、闪存器件及其产生字线电压的方法
技术领域：
本发明总的涉及半导体存储器件，并且更具体地涉及闪存器件。
背景技术：
通常，闪存器件的存储器单元可以依据所存储的数据位的数量分类成单电平单元(下文中称为“SLC”)和多电平单元(下文中称为“MLC”)。具有逻辑值“1”或“0”的1-位数据可以存储在SLM中。具有“11”、“10”、“01”和“00”任何一个的逻辑值的2-位数据可以存储在MLC中。因此，在程序运算之后，包括在闪存器件中的存储器单元(SLC或MLC)的阈值电压改变到对应于所存储的数据值的电压。
例如，在闪存器件包括SLC的情形中，在闪存器件的程序操作之后，SLC的阈值电压改变到对应于“1”或“0”的电压。同时，在闪存器件包括MLC的情形中，在闪存器件的程序操作之后，阈值电压改变到对应于“11”、“10”、“01”和“00”的任何一个的电压。
下面将参照图1详细描述根据相关技术中的闪存器件的程序过程的存储器单元的阈值电压分布。
图1A到1C是曲线图，示出根据相关技术中的闪存器件的程序过程的存储器单元的阈值电压分布。图1相关于包括SLC的闪存器件的程序操作。图1A到1C的曲线图没有示出SLC的实际阈值电压分布，而是示出了从电压发生器的角度所看到的SLC的阈值电压分布。
图1A是曲线图，示出当在冷温度执行闪存器件的程序操作时的SLC的阈值电压分布。图1B是曲线图，示出当在室温执行闪存器件的程序操作时的SLC的阈值电压分布。图1C是曲线图，示出当在热温度执行闪存器件的程序操作时的SLC的阈值电压分布。
如从图1A到1C所看到的，在冷温度编程的SLC的阈值电压相对低于在热温度编程的SLC的阈值电压。换句话说，可以看到图1C中所示的曲线PS31到PS33的位置与图1A中所示的曲线PS11到PS13的位置相比在电压增加的方向上略微移动(到图1C中的右侧)。
如上所述在程序操作期间SLC的阈值电压分布看起来根据温度而改变的原因在于内部电路的工作状况根据温度变化而变化。内部电路的工作状况可以包括例如存储器单元的电流量、从电压发生器来观察字线时字线的阻抗、以及包括在页面缓冲器中的晶体管的阈值电压和饱和电流。
在冷温度，内部电路的工作状况减小通过字线传送到SLC的栅的电压。另外在热温度，内部电路的工作状况增加传送到SLC的栅的电压。因此，尽管电压发生器将恒定的检验电压施加到字线，传送到SLC的栅的检验电压PV可以根据内部电路的工作状况增加或减小。
例如，如果传送到SLC的栅的检验电压PV通过内部电路的工作状况而减小，则程序操作在SLC未得到充分编程的情况下结束。结果，被编程的SLC的整个阈值电压减小(即移向图1A中的左侧)，如在图1A的曲线PS11到PS13中。另一方面，如果传送到SLC的栅的检验电压PV通过内部电路的工作状况而增加，则程序操作在SLC被过度编程的情况下结束。结果，被编程的SLC的整个阈值电压增加(即移向图1C中的右侧)，如在图1C的曲线PS31到PS33中。
因此，在程序操作期间根据温度的内部电路工作状况的变化改变了传送到SLC的栅的检验电压，并且检验电压的变化改变了SLC的阈值电压分布。结果，在程序操作之后的被编程的SLC的阈值电压分布的宽度必须变窄为如由“W1”所示，但是考虑到编程时温度的变化而变宽为如由“W2”所示。
如果SLC的阈值电压分布的宽度如上所述而变宽，则闪存器件的程序操作速度减小并且产生程序干扰现象。
以类似的方式，内部电路的工作状况根据正常读取操作期间温度的变化而改变。这将在下面详细描述。
当在冷温度执行闪存器件的正常读取操作时，内部电路的工作状况改变以减小实际传送到SLC的栅的读取电压RV。换句话说，尽管电压发生器将恒定的读取电压RV施加到字线而不管温度，由于内部电路的工作状况，传送到SLC的栅的读取电压RV在冷温度比在室温减小的多。结果，从电压发生器的角度看，在冷温度的正常读取操作期间的SLC的整个阈值电压可能看起来相对高于在室温的正常读取操作期间的SLC的整个阈值电压。
以类似的方式，当在热温度执行闪存器件的正常读取操作时，内部电路的工作状况改变以增加实际传送到SLC的栅的读取电压RV。换句话说，尽管电压发生器将恒定的读取电压RV供给到字线而不管温度，由于根据温度而改变的内部电路的工作状况，传送到SLC的栅的读取电压RV在热温度比在室温增加的多。结果，从电压发生器的角度看，在热温度的正常读取操作期间的SLC的整个阈值电压可能看起来相对低于在室温的正常读取操作期间的SLC的整个阈值电压。
因此，在正常读取操作期间的SLC的阈值电压分布可以由图1a到1c中所示的曲线图PS11到PS13、PS21到PS23和PS31到PS33表示。
更详细地，曲线图PS11到PS13分别指示当在冷温度编程的SLC的数据分别在冷温度、室温和热温度被读取时(即在正常读取操作期间)从电压发生器的角度所考虑的SLC的阈值电压分布。另外，曲线图PS21到PS23分别指示当在室温编程的SLC的数据分别在冷温度、室温和热温度被读取时从电压发生器的角度所考虑的SLC的阈值电压分布。另外，曲线图PS31到PS33分别指示当在热温度编程的SLC的数据分别在冷温度、室温和热温度被读取时从电压发生器的角度所考虑的SLC的阈值电压分布。
在如上所述SLC的阈值电压分布根据正常读取操作期间的温度而改变的情形中，优选地SLC的阈值电压分布的宽度如由“W1”所指示的那样窄。但SLC的阈值电压分布的宽度变宽为如由“W2”所指示的宽度。
如上所述，在程序操作和正常读取操作期间，SLC的阈值电压分布根据温度变化而改变。但是相关技术电压发生器将恒定的检验电压PV或恒定的读取电压RV施加到字线而不管温度。因此，被编程的SLC的阈值电压分布的宽度进一步变宽，并且在读取操作中可能产生故障。
更详细地，当在热温度读取在冷温度编程的SLC的数据时(对应于曲线PS13)，对应于擦除的SLC的数据值“1”如由“A”所示被读取不管被编程的SLC，导致读取操作中故障。结果，如果将恒定的读取电压RV施加到字线而不管温度，则在正常读取操作期间读取数据的感测裕度减小。例如，具有如曲线PS11到PS13中的曲线PS13所指示的阈值电压分布的SLC的读取数据的感测裕度是最低的。
另一方面，在闪存器件包括MLC的情形中，以与上面类似方式，根据程序操作(更特别地，在程序检验操作期间)或读取操作期间的温度变化，MLC的阈值电压分布变宽并且读取数据的感测裕度减小。
发明内容
本发明的一个实施例在于提供了一种字线电压发生器，其中可通过在用于程序检验的读取操作或正常读取操作期间与温度成反比地选择性地改变检验电压或读取电压，减小存储器单元的阈值电压分布的宽度并且保证读取数据的感测裕度。
本发明的另一个实施例在于提供了一种闪存器件，其中可通过在用于程序检验的读取操作或正常读取操作期间与温度成反比地选择性地改变检验电压或读取电压，减小存储器单元的阈值电压分布的宽度并且保证读取数据的感测裕度。
本发明的又一个实施例在于提供了一种产生字线电压的方法，其中可通过在用于程序检验的读取操作或正常读取操作期间与温度成反比地选择性地改变检验电压或读取电压，减小存储器单元的阈值电压分布的宽度并且保证读取数据的感测裕度。
根据本发明的一个方面，提供一种具有多个存储器单元的闪存器件的字线电压发生器。该字线电压发生器包括读取电压发生器和控制器。在闪存器件的读取操作或用于程序检验的读取操作期间，该读取电压发生器响应于使能控制信号、基于基准电压之一产生读取电压或检验电压，并且响应于行解码信号将该读取电压或检验电压提供到多个全局字线之一。响应于读取控制信号或检验控制信号，该控制器产生基准电压之一。当温度变化时，读取电压发生器与温度成反比地改变读取电压或检验电压的电平。
根据本发明的另一个方面，提供一种闪存器件，包括存储器单元阵列、X-解码器、高电压发生器、块选择单元、以及字线电压发生器。存储器单元阵列包括多个存储器单元块并且多个存储器单元块的每个包括多个存储器单元。X-解码器解码行地址信号并且产生行解码信号。高电压发生器产生漏偏置电压、源偏置电压和字线电压，并且响应于读取命令、程序命令和擦除命令分别将漏偏置电压和源偏置电压提供到全局漏选择线和全局源选择线，并且响应于行解码信号将字线电压提供到多个全局字线的部分或全部。块选择单元响应于行解码信号来选择多个存储器单元块之一，并且分别将所选择的存储器单元块的局部漏选择线、局部源选择线以及多个局部字线连接到全局漏选择线、全局源选择线、以及多个全局字线。在闪存器件的读取操作或用于程序检验的读取操作期间，字线电压发生器响应于使能控制信号和读取控制信号或检验控制信号来产生与温度成反比而改变的读取电压或检验电压，并且响应于行解码信号将读取电压或检验电压提供到多个全局字线之一。
根据本发明的又一个方面，提供一种在包括多个存储器单元的闪存器件的读取操作或用于程序检验的读取操作期间产生字线电压的方法，该方法包括步骤响应于读取控制信号或检验控制信号来产生基准电压之一；响应于使能控制信号，产生与温度成反比变化并且基于基准电压之一的读取电压或检验电压作为字线电压；以及响应于行解码信号将读取电压或检验电压提供到多个全局字线之一。
对本发明及其许多伴随的优点的较完整评价将是显而易见的，因为通过结合附图考虑时参考下面的详细描述，它们将得到更好的理解，在附图中类似的参考符号指示相同或类似的部件，其中图1A到1C是曲线图，示出根据相关技术中的闪存器件的程序过程的存储器单元的阈值电压分布；图2是根据本发明一个实施例的字线电压发生器的框图；图3是根据本发明一个实施例的图2中示出的读取电压发生器的详细的电路图；图4是根据本发明一个实施例的温度与图3中所示出的分压器产生的分压电压之间的关系；图5是根据本发明一个实施例的闪存器件的框图；图6是根据本发明一个实施例的图5中所示出的存储器单元阵列、块选择单元、X-解码器、以及读取电压发生器的详细电路图；图7A到7C是曲线图，示出根据本发明一个实施例当图5中所示的闪存器件包括SLC时根据程序过程的SLC的阈值电压分布；以及图8A到8C是曲线图，示出根据本发明一个实施例当图5中所示的闪存器件包括多电平单元时根据程序过程的多电平单元的阈值电压分布。
具体实施例方式
现在将参照附图结合某些示范实施例详细描述本发明。
图2是根据本发明实施例的字线电压发生器的框图。
参见图2，字线电压发生器100包括读取电压发生器110和控制器120。
响应于使能控制信号EN，读取电压发生器110基于基准电压(VREF1(或VREF11到VREF13之一))或VREF2(或VREF21到VREF23之一))产生读取电压(VR1到VR3之一(或VR11到VR33之一))或检验电压(VF1到VF3之一(或VF11到VF33之一))。
当温度变化时，读取电压发生器110与温度成反比地改变读取电压(VR1到VR3之一(或VR11到VR33之一))或检验电压(VF1到VF3之一(或VF11到VF33之一))的电平。
另外，响应于行解码信号RDEC，读取电压发生器110将读取电压(VR1到VR3之一(或VR11到VR33之一))或检验电压(VF1到VF3之一(或VF11到VF33之一))提供到多个全局字线GWL1到GWLJ(J是整数)之一(例如GWL1)。
响应于读取控制信号RCTL(或读取信号RCTL1到RCTL3之一)或检验控制信号VRCTL(或检验信号VRCTL1到VRCTL3之一)，控制器120产生基准电压之一(VREF1(或VREF11到VREF13之一))或VREF2(或VREF21到VREF23之一))。控制器120的操作将在下面详细描述。
可能存在包括字线电压发生器100的闪存器件200的存储器单元阵列201(参见图5)是SLC的实例和包括字线电压发生器100的闪存器件200的存储器单元阵列201是MLC的实例。
在存储器单元阵列201包括SLC的情形中，读取控制信号RCTL在闪存器件200的读取操作期间输入到控制器120。响应于读取控制信号RCTL，控制器120产生基准电压VREF1。另外，在用于闪存器件200的程序检验的读取操作期间，检验控制信号VRCTL输入到控制器120。响应于检验控制信号VRCTL，控制器120产生基准电压VREF2。
同时，在存储器单元阵列201包括MLC的情形中，在闪存器件200的读取操作期间，读取信号RCTL1到RCTL3之一输入到控制器120作为读取控制信号RCTL。响应于读取信号RCTL1到RCTL3之一，控制器120产生基准电压VREF11到VREF13之一。另外，在用于闪存器件200的程序检验的读取操作期间，检验信号VRCTL1到VRCTL3之一输入到控制器120作为检验控制信号VRCTL。
响应于检验信号VRCTL1到VRCTL3之一，控制器120产生基准电压VREF21到VREF23之一。
下面将参照图3详细描述读取电压发生器110的结构和操作。
图3是图2中示出的读取电压发生器110的详细电路图。读取电压发生器110包括电压发生单元130和字线选择单元140。
电压发生单元130包括分压器131和运算放大器电路132。
分压器131包括开关电路MN和电阻器R1。响应于使能控制信号EN，连接在内部电压VDD和控制节点CN之间的开关电路MN接通或关断。电阻器R1连接在控制节点CN和地电压VSS之间。
当开关电路MN接通时，内部电压VDD由开关电路MN和电阻器R1的电阻比所分压，并且分压电压VIN1到VIN3之一从控制节点CN产生。优选地，开关电路MN的电阻值可以根据温度变化而改变。当开关电路MN的电阻值改变时，开关电路MN和电阻器R1的电阻比改变，并且分压电压VIN1到VIN3之一的电平相应改变。
例如，开关电路MN可以使用NMOS晶体管实施。下文中，假定开关电路MN是NMOS晶体管。在此情形中，NMOS晶体管MN的电阻值与温度成反比而变化。另外，当使能控制信号EN被使能时，NMOS晶体管MN接通。
图4是曲线图，示出温度与电压分压器131产生的分压电压VIN1到VIN3之间的关系。如从图4的曲线G1到G3可以看到的，从冷温度到热温度，NMOS晶体管MN的电阻值减小。结果，分压器131从VIN1到VIN3增加分压电压。
运算放大器电路132包括电阻器R2、R3和运算放大器133。电阻器R2连接在控制节点CN和运算放大器133的非反相输入端子+之间。电阻器R3连接在运算放大器133的非反相输入端子+和输出端子之间并且形成运算放大器133的反馈回路。
运算放大器133具有根据电阻器R2、R3的电阻比决定的增益，并且基于分压电压VIN1到VIN3之一和基准电压(VREF1(或VREF11到VREF13之一))或VREF2(或VREF21到VREF23之一))输出读取电压(VR1到VR3之一(或VR11到VR33之一))或检验电压(VF1到VF3之一(或VF11到VF33之一))。
分压电压VIN1到VIN3，读取电压VR1到VR3、VR11到VR33、以及检验电压VF1到VF3、VF11到VF33可以由下面的等式表达。
等式1VIN|VIN3＝VDD-Vth(其中Vth是依赖于温度的NMOS晶体管的阈值电压)等式2VR1=VREF1+(R3R2)(VREF1-VIN1),]]>VR2=VREF1+(R3R2)(VREF1-VIN2),]]>VR3=VREF1+(R3R2)(VREF1-VIN3)]]>等式3VR11=VREF11+(R3R2)(VREF11-VIN1),]]>VR12=VREF11+(R3R2)(VREF11-VIN2),]]>VR13=VREF11+(R3R2)(VREF11-VIN3)]]>
等式4VR21=VREF12+(R3R2)(VREF12-VIN1),]]>VR22=VREF12+(R3R2)(VREF12-VIN2),]]>VR23=VREF12+(R3R2)(VREF12-VIN3)]]>等式5VR31=VREF13+(R3R2)(VREF13-VIN1),]]>VR32=VREF13+(R3R2)(VREF13-VIN2),]]>VR33=VREF13+(R3R2)(VREF13-VIN3)]]>等式6VF1=VREF2+(R3R2)(VREF2-VIN1),]]>VF2=VREF2+(R3R2)(VREF2-VIN2),]]>VF3=VREF2+(R3R2)(VREF2-VIN3)]]>等式7VF11=VREF21+(R3R2)(VREF21-VIN1),]]>VF12=VREF21+(R3R2)(VREF21-VIN2),]]>
VF13=VREF21+(R3R2)(VREF21-VIN3)]]>等式8VF21=VREF22+(R3R2)(VREF22-VIN1),]]>VF22=VREF22+(R3R2)(VREF22-VIN2),]]>VF23=VREF22+(R3R2)(VREF22-VIN3)]]>等式9VF31=VREF23+(R3R2)(VREF23-VIN1),]]>VF32=VREF23+(R3R2)(VREF23-VIN2),]]>VF33=VREF23+(R3R2)(VREF23-VIN3)]]>字线选择单元140响应于行解码信号RDEC来选择多个全局字线GWL1到GWLJ之一，并且将从运算放大器电路130接收的读取电压(VR1到VR3之一(或VR11到VR33之一))或检验电压(VF1到VF3之一(或VF11到VF33之一))供给到所选择的全局字线。
图5是根据本发明一实施例的闪存器件的框图。
参见图5，闪存器件200包括字线电压发生器100、存储器单元阵列201、输入缓冲器202、控制逻辑电路203、X-解码器204、高电压发生器205、块选择单元206、页面缓冲器207、检验数据比较器208、Y解码器209以及数据I/O缓冲器210。字线电压发生器100的结构和操作与上面描述的那些相同，并且为了简化将省略其描述。
存储器单元阵列201包括分别具有多个存储器单元(未示出)的存储器单元块MB1到MBK(K是整数)。
输入缓冲器202接收命令信号CMD或外部地址信号ADD，并且将其输出到控制逻辑电路203。
响应于外部控制信号/WE、/RE、ALE和CLE，控制逻辑电路203接收命令信号CMD或外部地址信号ADD。响应于命令信号CMD，控制逻辑电路203产生读取命令READ、程序命令PGM以及擦除命令ERS之一。另外，响应于命令信号CMD或外部地址信号ADD，控制逻辑电路203产生使能控制信号EN、以及读取控制信号RCTL(或读取信号RCTL1到RCTL3之一)或检验控制信号VRCTL(或检验信号VRCTL1到VRCTL3之一)。另外，控制逻辑电路203基于外部地址信号ADD产生行地址信号ROWADD和列地址信号COLADD。
X-解码器204解码行地址信号ROWADD并且输出行解码信号RDEC。
响应于读取命令READ、程序命令PGM以及擦除命令ERS的任何一个，高电压发生器205产生漏偏置电压VGD、源偏置电压VGS和字线电压(或字线偏置电压)VW。优选地，响应于程序命令PGM，高电压发生器205可以产生程序电压(例如18V)和程序通过电压(programpass voltage)(例如10V)作为字线电压VW或检验读取通过电压(例如4.5V)。
另外，响应于读取命令READ，高电压发生器205产生读取通过电压(4.5V)作为字线电压VW。响应于擦除命令ERS，高电压发生器205产生擦除电压作为字线电压VW。高电压发生器205也分别将漏偏置电压VGD和源偏置电压VGS提供到全局漏选择线GDSL和全局源选择线GSSL。另外，响应于行解码信号RDEC，高电压发生器205将字线电压VW提供到全局字线GWL1到GWLJ(J是整数)的部分或全部。
更详细地，在闪存器件200的程序操作期间，响应于行解码信号RDEC，高电压发生器205将程序电压供给到全局字线GWL1到GWLJ的任何一个并且将程序通过电压供给到其余的全局字线。在闪存器件200的擦除操作期间，高电压发生器205将擦除电压供给到全部全局字线GWL1到GWLJ。在闪存器件200的用于程序检验的读取操作或正常读取操作期间，高电压发生器205将读取通过电压供给到除一个之外的其余全局字线GWL1到GWLJ。
块选择单元206向应于行解码信号RDEC来选择存储器单元块MB1到MBK的一个或部分，并且将所选择的存储器单元块(或多个存储器单元块)的局部字线WL11到WL1J(参见图6)分别连接到全局字线GWL1到GWLJ。另外，块选择单元206将所选择的存储器单元块的漏选择线DSL1到DSLK之一(参见图6)连接到全局漏选择线GDSL，并且将所选择的存储器单元块的源选择线SSL1到SSLK之一(参见图6)连接到全局源选择线GSSL。
页面缓冲器207、Y解码器209、检验数据比较器208、以及数据I/O缓冲器210的每个的结构和操作是本领域技术人员所公知的并且将省略其描述。
图6是图5中所示出的存储器单元阵列、块选择单元、X-解码器、以及读取电压发生器的详细电路图。
参见图6，存储器单元阵列201的存储器单元块MB1包括存储器单元M111到M1JN(J和N是整数)，漏选择晶体管DST1，以及源选择晶体管SST1。
存储器单元M111到M1JN共享位线BL1到BLN(N是整数)、局部字线WL11到WL1J(J是整数)和公共源线CSL1。即，存储器单元M111到M11N通过漏选择晶体管DST1分别连接到位线BL1到BLN，并且存储器单元M1J1到M1JN通过源选择晶体管SST1连接到公共源线CSL1。
另外，存储器单元M111到M1JN分别具有连接到局部字线WL11到WL1J的栅。同时，漏选择晶体管DST1具有连接到局部漏选择线DSL1的栅并且源选择晶体管SST1具有连接到局部源选择线SSL1的栅。存储器单元阵列201的存储器单元块MB2到MBK的每个的结构与存储器单元块MB1的结构相同，并且将省略其描述。
块选择单元206包括块开关单元261和通过栅电路(pass gatecircuit)PG1到PGK(K是整数)。
响应于行解码信号RDEC，块开关单元261输出块选择信号BSEL1到BSELK(K是整数)。通过栅电路PG1到PGK对应于存储器单元块MB1到MBK而逐一设置，并且分别响应于块选择信号BSEL1到BSELK被使能或禁止。
通过栅电路PG1到PGK的每个包括多个通过栅。例如，通过栅电路PG1可以包括通过栅GD1、G11到G1J、以及GS1。通过栅电路PG2到PGK的每个的结构和操作与通过栅电路PG1的那些相同。因此，仅将通过栅电路PG1的操作作为实例而描述。优选地，通过栅GD1、G11到G1J、以及GS1可以使用NMOS晶体管实施。下文中，假定通过栅GD1、G11到G1J、以及GS1是NMOS晶体管。
NMOS晶体管GD1、G11到G1J、以及GS1具有块选择信号BSEL1所输入的栅。NMOS晶体管GD1具有连接到全局漏选择线GDSL的源和连接到局部漏选择线DSL1的漏。NMOS晶体管G11到G1J具有分别连接到全局字线GWL1到GWLJ的源，以及分别连接到局部字线WL11到WL1J的漏。NMOS晶体管GS1具有连接到全局源选择线GSSL的源，以及连接到局部源选择线SSL1的漏。响应于块选择信号BSEL1，NMOS晶体管GD1、G11到G1J、以及GS1接通或关断。更详细地，当块选择信号BSEL1被使能时，NMOS晶体管GD1、G11到G1J、以及GS1被分别接通。
当块选择信号BSEL1被禁止时，NMOS晶体管GD1、G11到G1J、以及GS1被分别关断。当NMOS晶体管GD1、G11到G1J、以及GS1接通时，全局漏选择线GDSL连接到局部漏选择线DSL1，全局源选择线GSSL连接到局部源选择线SSL1，以及全局字线GWL1到GWLJ分别连接到局部字线WL11到WL1J。
读取电压发生器110的字线选择单元140连接到全局字线GWL1到GWLJ。在闪存器件200的正常读取操作或用于程序检验的读取操作期间，响应于行解码信号RDEC，字线选择单元140将读取电压(VR1到VR3之一(或VR11到VR33之一))或检验电压(VF1到VF3之一(或VF11到VF33之一))供给到全局字线GWL1到GWLJ的任何一个。
下面将详细描述在闪存器件200的正常读取操作或用于程序检验的读取操作期间字线电压发生器100的操作。下面将参照附图7A到7C描述当闪存器件200包括SLC时允许字线电压发生器100产生字线电压(即读取电压或检验电压)的过程。
在图7A中，曲线S11到S13分别示出当分别在冷温度、室温(例如25℃)以及热温度(例如90℃)读取在冷温度编程的SLC的数据时SLC的阈值电压分布。在图7B中，曲线S21到S23分别示出当分别在冷温度、室温以及热温度读取在室温编程的SLC的数据时SLC的阈值电压分布。在图7C中，曲线S31到S33分别示出当分别在冷温度、室温以及热温度读取在热温度编程的SLC的数据时SLC的阈值电压分布。
在本实施例中，将描述读取(用于程序检验的读取或正常读取)存储在存储器单元块MB1的存储器单元M111到M11N中的数据的实例。
下面将首先描述在闪存器件200的用于程序检验的读取操作期间字线电压发生器100的操作。
一种对所选择的页面编程若干次，同时在设置步进电压的基础上逐渐增加程序电压的增量步进脉冲编程(ISPP)方法可以应用到闪存器件200的程序方法。
控制逻辑电路203响应于外部控制信号/WE、/RE、ALE和CLE和命令信号CMD来产生程序命令PGM，并且基于外部地址信号ADD产生行地址信号ROWADD。响应于程序命令PGM，控制逻辑电路203也生成使能控制信号EN和检验控制信号VRCTL。
X-解码器204解码行地址信号ROWADD并且输出行解码信号RDEC。
高电压发生器205响应于程序命令PGM和行解码信号RDEC来产生漏偏置电压VGD和源偏置电压VGS，并且将它们分别供给到全局漏选择线GDSL和全局源选择线GSSL。另外，高电压发生器205响应于程序命令PGM产生读取通过电压作为字线电压VW，并且响应于行解码信号RDEC分别将其供给到除全局字线GWL1之外的其余的全局字线GWL2到GWLJ。
同时，响应于使能控制信号EN，字线电压发生器100的控制器120被使能。响应于检验控制信号VRCTL，控制器120产生基准电压VREF2。
字线电压发生器100的读取电压发生器110基于基准电压VREF2和内部电压VDD产生检验电压(VF1到VF3之一)。另外，响应于行解码信号RDEC，读取电压发生器110将检验电压(VF1到VF3之一)供给到全局字线GWL1。此时，读取电压发生器110产生与温度成反比而改变的检验电压(VF1到VF3之一)。
例如，当用于程序检验的读取操作在冷温度执行时，读取电压发生器110可以产生增加的检验电压VF1。另外，在室温，读取电压发生器110可以产生比检验电压VF1低V1的检验电压VF2。在热温度，读取电压发生器110可以产生比检验电压VF2低V2的检验电压VF3。
响应于行解码信号RDEC，块选择单元206将全局漏选择线GDSL连接到局部漏选择线DSL1、全局源选择线GSSL连接到局部源选择线SSL1、以及全局字线GWL1到GWLJ分别连接到局部字线WL11到WL1J。结果，检验电压VF1到VF3之一通过全局字线GLW1和局部字线WL11输入到存储器单元M111到M11N的栅。
如上面描述的，读取电压发生器110产生与温度成反比变化的检验电压VF1到VF3之一。因此可以减小被编程的存储器单元M111到M11N的阈值电压分布的宽度。这将在下面更详细地描述。
尽管传送到存储器单元M111到M11N的栅的检验电压由于闪存器件200的内部电路的工作状况在冷温度的变化而降低，读取电压发生器110可以将充分增加的检验电压VF1供给到全局字线GWL1。因此，可以充分地执行存储器单元M111到M11N的程序操作。
此外，尽管传送到存储器单元M111到M11N的栅的检验电压由于闪存器件200的内部电路的工作状况在热温度的变化而增加，读取电压发生器110可以将充分降低的检验电压VF1供给到全局字线GWL1。因此，可以防止过度执行存储器单元M111到M11N的程序操作。
如上所述，因为字线电压发生器100产生与温度成反比的检验电压，在程序操作期间编程的SLC的阈值电压不受温度影响。因此，编程的SLC的阈值电压分布可以具有小于如图1A到1C中所示“W1”的宽度，如由“W4”所指示的。
下面将描述在闪存器件200的正常读取操作期间字线电压发生器100的操作。
控制逻辑电路203响应于外部控制信号/WE、/RE、ALE和CLE和命令信号CMD来产生读取命令READ，并且基于外部地址信号ADD产生行地址信号ROWADD。响应于读取命令READ，控制逻辑电路203也产生使能控制信号EN和读取控制信号RCTL。
X-解码器204解码行地址信号ROWADD并且输出行解码信号RDEC。
高电压发生器205向应于读取命令READ和行解码信号RDEC来产生漏偏置电压VGD和源偏置电压VGS，并且将它们分别供给到全局漏选择线GDSL和全局源选择线GSSL。高电压发生器205响应于读取命令READ也产生读取通过电压作为字线电压VW，并且响应于行解码信号RDEC分别将其供给到除全局字线GWL1之外的其余全局字线GWL2到GWLJ。
同时，响应于使能控制信号EN，字线电压发生器100的控制器120被使能。响应于读取控制信号RCTL，控制器120产生基准电压VREF1。
读取电压发生器110基于基准电压VREF1和内部电压VDD产生读取电压VR1到VR3之一。另外，响应于行解码信号RDEC，读取电压发生器110将读取电压(VR1到VR3之一)供给到全局字线GWL1。此时，读取电压发生器110产生与温度成反比而改变的读取电压(VR1到VR3之一)。
例如，当在冷温度执行正常读取操作时，读取电压发生器110可以产生增加的读取电压VR1。另外，在室温，读取电压发生器110可以产生低于读取电压VR1的读取电压VR2。在热温度，读取电压发生器110可以产生低于读取电压VR2的读取电压VR3。
响应于行解码信号RDEC，块选择单元206将全局漏选择线GDSL连接到局部漏选择线DSL1，全局源选择线GSSL连接到局部源选择线SSL1，以及全局字线GWL1到GWLJ分别连接到局部字线WL11到WL1J。结果，读取电压(VR1到VR3之一)通过全局字线GLW1和局部字线WL11输入到存储器单元M111到M11N的栅。
如上所述，读取电压发生器110产生与温度成反比而改变的读取电压(VR1到VR3之一)。因此，在读取操作期间，存储器单元M111到M11N的阈值电压分布的宽度可以减小为由“W5”所示。这将在下面更详细描述。
尽管传送到存储器单元M111到M11N的栅的读取电压由于闪存器件200的内部电路的工作状况在冷温度变化而降低，读取电压发生器110可以将充分增加的检验电压VF1供给到全局字线GWL1。另外，尽管传送到存储器单元M111到M11N的栅的读取电压在热温度增加，读取电压发生器110可以将充分减小的检验电压VF3供给到全局字线GWL1。
如上所述，当存储器单元M111到M11N的阈值电压分布根据温度而变化时，读取电压的电平相应地改变。因此，在读取操作期间存储器单元M111到M11N的阈值电压分布的宽度可以减小为如“W5”所示。
结果，如图7A到7C中所示，由曲线S11、S21和S31所指示的SLC的阈值电压的最低电压与读取电压VR1之间的电压差，由曲线S12、S22和S32所指示的SLC的阈值电压的最低电压与读取电压VR2之间的电压差，由曲线S31、S32和S33所指示的SLC的阈值电压的最低电压与读取电压VR3之间的电压差可以保持为相同的。
因此，在闪存器件200的正常读取操作期间，可以减少读取操作中的故障并且可以稳定地保证读取数据的感测裕度。
下面将参照图8A到8C描述当闪存器件200包括MLC时，允许电压发生器100产生字线电压(即读取电压或检验电压)的过程。
在图8a中，曲线C11到C13、C21到C23、以及C31到C33分别示出当分别在冷温度、室温(例如25℃)以及热温度(例如90℃)读取在冷温度编程的MLC的数据时MLC的阈值电压分布。
在图8B中，曲线R11到R13、R21到R23、以及R31到R33分别示出当分别在冷温度、室温以及热温度读取在室温编程的MLC的数据时MLC的阈值电压分布。
在图8C中，曲线H11到H13、H21到H23、以及H31到H33分别示出当分别在冷温度、室温以及热温度读取在热温度编程的MLC的数据时MLC的阈值电压分布。
在本实施例中，将描述读取(用于程序检验的读取或正常读取)存储在存储器单元块MB1的存储器单元M111到M11N中的数据的实例。
下面将首先描述在闪存器件200的用于程序检验的读取操作期间字线电压发生器100的操作。闪存器件200的用于程序检验的读取操作除几个差异之外与上面提到的SLC的检验读取操作相同。因此，为了简化仅描述差异。
响应于程序命令PGM，控制逻辑电路203产生使能控制信号EN和检验信号VRCTL1。响应于检验信号VRCTL1，控制器120产生基准电压VREF21。
读取电压发生器110基于基准电压VREF21和内部电压VDD而产生检验电压(VF11到VF13之一)。另外，响应于行解码信号RDEC，读取电压发生器110将检验电压(VF11到VF13之一)供给到全局字线GWL1。此时，读取电压发生器110产生与温度成反比而改变的检验电压(VF11到VF13之一)。
例如，当在冷温度执行检验读取操作时，读取电压发生器110可以产生增加的检验电压VF11。另外，在室温，读取电压发生器110可以产生比检验电压VF11低V3的检验电压VF12。在热温度，读取电压发生器110可以产生比检验电压VF12低V4的检验电压VF13。
同时，基于从检验数据比较器208接收的比较信号CM1到CMN(N是整数)，控制逻辑电路203判断是否已将数据“10”编程到存储器单元M111到M11N的部分或全部中。比较信号CM1到CMN是当检验电压VF11到VF13之一输入到存储器单元M111到M11N的栅时将读取自存储器单元M111到M11N的检验数据与参考数据比较的结果。检验数据比较器208的详细操作对本领域技术人员是明显的并且将省略其描述。
如果确定数据“10”已经编程到存储器单元M111到M11N的部分或全部中，控制逻辑电路203产生检验信号VRCTL2。响应于检验信号VRCTL2，控制器120产生基准电压VREF22。读取电压发生器110基于基准电压VREF22和内部电压VDD产生检验电压(VF21到VF23之一)。
另外，响应于行解码信号RDEC，读取电压发生器110将检验电压(VF21到VF23之一)供给到全局字线GWL1。此时，读取电压发生器110产生与温度成反比而改变的检验电压(VF21到VF23之一)。
例如，当在冷温度执行检验读取操作时，读取电压发生器110可以产生增加的检验电压VF21。另外，在室温，读取电压发生器110可以产生比检验电压VF21低V3的检验电压VF22。在热温度，读取电压发生器110可以产生比检验电压VF22低V4的检验电压VF23。
然后控制逻辑电路203基于比较信号CM1到CMN判断是否已将数据“00”编程到存储器单元M111到M11N的部分或全部中。如果确定数据“00”已经编程到存储器单元M111到M11N的部分或全部中，它产生检验信号VRCTL3。
响应于检验信号VRCTL3，控制器120产生基准电压VREF23。
读取电压发生器110基于基准电压VREF23和内部电压VDD而产生检验电压(VF31到VF33之一)。响应于行解码信号RDEC，读取电压发生器110将检验电压(VF31到VF33之一)供给到全局字线GWL1。此时，读取电压发生器110产生与温度成反比而改变的检验电压(VF31到VF33之一)。
例如，当在冷温度执行检验读取操作时，读取电压发生器110可以产生增加的检验电压VF31。另外，在室温，读取电压发生器110可以产生比检验电压VF31低V3的检验电压VF32。在热温度，读取电压发生器110可以产生比检验电压VF32低V4的检验电压VF33。
下面将描述在闪存器件200的正常读取操作期间字线电压发生器100的操作。闪存器件200的正常读取操作除几个差异之外与上面提到的SLC的正常读取操作相同。因此，为了简化仅描述差异。
响应于读取命令READ，控制逻辑电路203产生使能控制信号EN和读取信号(RCTL1到RCTL3之一)。响应于读取信号(RCTL1到RCTL3之一)，控制器120产生基准电压(VREF11到VREF13之一)。读取电压发生器110基于基准电压(VREF11到VREF13之一)和内部电压VDD产生读取电压(VR11到VR13之一、VR21到VR23之一或VR31到VR33之一)。
如上面描述的，字线电压发生器100产生与温度成反比的检验电压或读取电压。因此，在程序操作期间，编程的MLC的阈值电压不受温度影响。这可以减小编程的MLC的阈值电压分布的宽度。结果，可以提高闪存器件200的程序操作速度并且可以减小程序干扰现象的发生。
如上所述，依照根据本发明的字线电压发生器和包括该字线电压发生器的闪存器件以及其产生字线电压的方法，在用于程序检验的读取操作或正常读取操作期间，检验电压或读取电压选择性地与温度成反比而改变。因此，本发明的有利之处在于可减小存储器单元的阈值电压分布的宽度并且可稳定地保证读取数据的感测裕度。
尽管已经结合当前认为是实际的示范实施例的内容描述了本发明，应该理解本发明不限于所公开的实施例，而相反意图在于覆盖包括在所附权利要求的精神和范围中的各种修改和等效设置。
权利要求
1.一种闪存器件的字线电压发生器，所述闪存器件包括多个存储器单元，所述字线电压发生器包括读取电压发生器，在闪存器件的读取操作或用于程序检验的读取操作期间，响应于使能控制信号、基于基准电压之一产生读取电压或检验电压，并且响应于行解码信号将所述读取电压或所述检验电压供给到多个全局字线之一；以及控制器，响应于读取控制信号或检验控制信号而产生所述基准电压之一，其中当温度变化时，所述读取电压发生器与温度成反比地改变所述读取电压或所述检验电压的电平。
2.如权利要求1的字线电压发生器，其中所述多个存储器单元包括单电平单元。
3.如权利要求2的字线电压发生器，其中所述基准电压包括第一基准电压和第二基准电压，以及所述控制器响应于所述读取控制信号而产生所述第一基准电压，并且响应于所述检验控制信号而产生所述第二基准电压。
4.如权利要求3的字线电压发生器，其中所述读取电压发生器包括电压发生电路，响应于所述使能控制信号而被使能或禁止；以及字线选择单元，响应于所述行解码信号来选择所述多个全局字线之一，并且将所述读取电压或所述检验电压供给到所选择的全局字线，其中当接收到所述第一基准电压时，所述电压发生电路基于所述第一基准电压和所述内部电压产生与温度成反比而改变的所述读取电压，并且当接收到所述第二基准电压时，所述电压发生电路基于所述第二基准电压和所述内部电压产生与温度成反比而改变的所述检验电压。
5.如权利要求4的字线电压发生器，其中所述电压发生电路包括分压器，响应于所述使能控制信号、根据依温度而改变的电阻比来对所述内部电压进行分压，并且将分压电压输出到控制节点；以及运算放大器电路，基于所述第一或第二基准电压和所述分压电压来输出所述读取电压或所述检验电压。
6.如权利要求5所述的字线电压发生器，其中所述分压器包括开关电路，连接在所述内部电压和所述控制节点之间，并且响应于所述使能控制信号而接通或关断；以及电阻器，连接在所述控制节点和地电压之间，其中所述开关电路的电阻值根据温度而改变，并且当所述开关电路的所述电阻值改变时，所述分压电压改变。
7.如权利要求5所述的字线电压发生器，其中所述运算放大器电路包括第一电阻器，具有连接到所述控制节点的一个端子；运算放大器，具有连接到所述第一电阻器的另一个端子的第一输入端子，以及所述第一或第二基准电压所输入的第二输入端子；以及第二电阻器，连接在所述运算放大器的输出端子和所述第一输入端子之间，用于形成所述运算放大器的反馈回路，其中所述运算放大器具有根据所述第一和第二电阻器的电阻比而决定的增益，并且基于所述分压电压和所述第一或第二基准电压来输出所述读取电压或所述检验电压。
8.如权利要求1的字线电压发生器，其中所述多个存储器单元包括多电平单元。
9.如权利要求8的字线电压发生器，其中所述读取控制信号包括第一到第三读取信号，所述检验控制信号包括第一到第三检验信号，并且所述基准电压包括第一到第六基准电压；以及所述控制器响应于所述第一到第三读取信号之一而产生所述第一到第三基准电压之一，并且响应于所述第一到第三检验信号之一而产生所述第四到第六基准电压之一。
10.如权利要求9的字线电压发生器，其中所述读取电压包括第一到第三读取偏置电压，并且所述检验电压包括第一到第三检验偏置电压；并且所述读取电压发生器包括电压发生电路，响应于所述使能控制信号而被使能或禁止；以及字线选择单元，响应于所述行解码信号来选择所述多个全局字线之一，并且将所述第一到第三读取偏置电压之一或所述第一到第三检验偏置电压之一供给到所选择的全局字线，其中当接收到所述第一到第三基准电压之一时，所述电压发生电路基于所述第一到第三基准电压之一和所述内部电压产生与温度成反比而分别改变的所述第一到第三读取偏置电压之一，并且当接收到所述第四到第六基准电压之一时，所述电压发生电路基于所述第四到第六基准电压之一和所述内部电压产生与温度成反比而分别改变的所述第一到第三检验偏置电压之一。
11.如权利要求10的字线电压发生器，其中所述电压发生电路包括分压器，响应于所述使能控制信号、根据依温度而改变的电阻比来对所述内部电压进行分压，并且将分压电压输出到所述控制节点；以及运算放大器电路，基于所述第一到第六基准电压之一和所述分压电压来输出所述第一到第三读取偏置电压之一或所述第一到第三检验偏置电压之一。
12.如权利要求11所述的字线电压发生器，其中所述分压器包括开关电路，连接在所述内部电压和所述控制节点之间，并且响应于所述使能控制信号而接通或关断；以及电阻器，连接在所述控制节点和地电压之间，其中所述开关电路的电阻值根据温度而改变，并且当所述开关电路的所述电阻值改变时，所述分压电压改变。
13.如权利要求11所述的字线电压发生器，其中所述运算放大器电路包括第一电阻器，具有连接到所述控制节点的一个端子；运算放大器，具有连接到所述第一电阻器的另一个端子的第一输入端子，以及所述第一到第六基准电压之一所输入的第二输入端子；以及第二电阻器，连接在所述运算放大器的输出端子和所述第一输入端子之间，用于形成所述运算放大器的反馈回路，其中所述运算放大器具有根据所述第一和第二电阻器的电阻比而决定的增益，并且基于所述第一到第六基准电压之一和所述分压电压来输出所述第一到第三读取偏置电压之一或所述第一到第三检验偏置电压之一。
14.一种闪存器件，包括存储器单元阵列，包括分别具有多个存储器单元的多个存储器单元块；X-解码器，解码行地址信号并且产生行解码信号；高电压发生器，产生漏偏置电压、源偏置电压和字线电压，并且响应于读取命令、程序命令和擦除命令分别将所述漏偏置电压和所述源偏置电压提供到全局漏选择线和全局源选择线，并且响应于所述行解码信号将所述字线电压提供到多个全局字线的部分或全部；块选择单元，响应于所述行解码信号来选择所述多个存储器单元块之一，并且分别将所选择的存储器单元块的局部漏选择线、局部源选择线、以及多个局部字线连接到所述全局漏选择线、所述全局源选择线、以及所述多个全局字线；以及字线电压发生器，在闪存器件的读取操作或用于程序检验的读取操作期间，响应于使能控制信号和读取控制信号或检验控制信号，产生与温度成反比而改变的读取电压或检验电压，并且响应于所述行解码信号将所述读取电压或所述检验电压提供到所述多个全局字线之一。
15.如权利要求14的闪存器件，还包括控制逻辑电路，其响应于外部控制信号而接收命令信号或外部地址信号，响应于所述命令信号产生所述读取命令、所述程序命令以及所述擦除命令之一，并且基于所述外部地址信号产生所述行地址信号和列地址信号，其中响应于于所述读取命令或所述程序命令，所述控制逻辑电路还产生所述使能控制信号和所述读取控制信号或所述检验控制信号。
16.如权利要求14的闪存器件，其中所述字线电压发生器包括读取电压发生器，响应于所述使能控制信号、基于基准电压之一产生所述读取电压或所述检验电压，并且响应于所述行解码信号将所述读取电压或所述检验电压供给到所述多个全局字线之一；以及控制器，响应于所述读取控制信号或所述检验控制信号而产生所述基准电压之一，其中当温度改变时，所述读取电压发生器与温度成反比地改变所述读取电压或所述检验电压的电平。
17.如权利要求16的闪存器件，其中所述多个存储器单元包括单电平单元。
18.如权利要求17的闪存器件，其中所述基准电压包括第一基准电压和第二基准电压，以及所述控制器响应于所述读取控制信号产生所述第一基准电压，并且响应于所述检验控制信号产生所述第二基准电压。
19.如权利要求18的闪存器件，其中所述读取电压发生器包括电压发生电路，响应于所述使能控制信号而被使能或禁止；以及字线选择单元，响应于所述行解码信号来选择所述多个全局字线之一，并且将所述读取电压或所述检验电压供给到所选择的全局字线，其中当接收到所述第一基准电压时，所述电压发生电路基于所述第一基准电压和所述内部电压产生与温度成反比而改变的所述读取电压，并且当接收到所述第二基准电压时，所述电压发生电路基于所述第二基准电压和所述内部电压产生与温度成反比而改变的所述检验电压。
20.如权利要求19的闪存器件，其中所述电压发生电路包括分压器，响应于所述使能控制信号、根据依温度而改变的电阻比来对所述内部电压进行分压，并且将分压电压输出到控制节点；以及运算放大器电路，基于所述第一或第二基准电压和所述分压电压而输出所述读取电压或所述检验电压。
21.如权利要求20的闪存器件，其中所述分压器包括开关电路，连接在所述内部电压和所述控制节点之间，并且响应于所述使能控制信号而接通或关断；以及电阻器，连接在所述控制节点和地电压之间，其中所述开关电路的电阻值根据温度而改变，并且当所述开关电路的所述电阻值改变时，所述分压电压改变。
22.如权利要求20的闪存器件，其中所述运算放大器电路包括第一电阻器，具有连接到所述控制节点的一个端子；运算放大器，具有连接到所述第一电阻器的另一个端子的第一输入端子，以及所述第一或第二基准电压所输入的第二输入端子；以及第二电阻器，连接在所述运算放大器的输出端子和所述第一输入端子之间，用于形成所述运算放大器的反馈回路，其中所述运算放大器具有根据所述第一和第二电阻器的电阻比而决定的增益，并且基于所述分压电压和所述第一或第二基准电压来输出所述读取电压或所述检验电压。
23.如权利要求16的闪存器件，其中所述多个存储器单元包括多电平单元。
24.如权利要求23的闪存器件，其中所述读取控制信号包括第一到第三读取信号，所述检验控制信号包括第一到第三检验信号，以及所述基准电压包括第一到第六基准电压；以及所述控制器响应于所述第一到第三读取信号之一产生所述第一到第三基准电压之一，并且响应于所述第一到第三检验信号之一产生所述第四到第六基准电压之一。
25.如权利要求24的闪存器件，其中所述读取电压包括第一到第三读取偏置电压，并且所述检验电压包括第一到第三检验偏置电压；并且所述读取电压发生器包括电压发生电路，响应于所述使能控制信号而被使能或禁止；以及字线选择单元，响应于所述行解码信号来选择所述多个全局字线之一，并且将所述第一到第三读取偏置电压之一或所述第一到第三检验偏置电压之一供给到所选择的全局字线，其中当接收到所述第一到第三基准电压之一时，所述电压发生电路基于所述第一到第三基准电压之一和所述内部电压产生与温度成反比而分别改变的所述第一到第三读取偏置电压之一，并且当接收到所述第四到第六基准电压之一时，所述电压发生电路基于所述第四到第六基准电压之一和所述内部电压产生与温度成反比而分别改变的所述第一到第三检验偏置电压之一。
26.如权利要求25的闪存器件，其中所述电压发生电路包括分压器，响应于所述使能控制信号、根据依温度而改变的电阻比来对所述内部电压进行分压，并且将分压电压输出到所述控制节点；以及运算放大器电路，基于所述第一到第六基准电压之一和所述分压电压而输出所述第一到第三读取偏置电压之一或所述第一到第三检验偏置电压之一。
27.如权利要求26的闪存器件，其中所述分压器包括开关电路，连接在所述内部电压和所述控制节点之间，并且响应于所述使能控制信号而接通或关断；以及电阻器，连接在所述控制节点和地电压之间，其中所述开关电路的电阻值根据温度而改变，并且当所述开关电路的所述电阻值改变时，所述分压电压改变。
28.如权利要求26的闪存器件，其中所述运算放大器电路包括第一电阻器，具有连接到所述控制节点的一个端子；运算放大器，具有连接到所述第一电阻器的另一个端子的第一输入端子，以及所述第一到第六基准电压之一所输入的第二输入端子；以及第二电阻器，连接在所述运算放大器的输出端子和所述第一输入端子之间，用于形成所述运算放大器的反馈回路，其中所述运算放大器具有根据所述第一和第二电阻器的电阻比而决定的增益，并且基于所述第一到第六基准电压之一和所述分压电压来输出所述第一到第三读取偏置电压之一或所述第一到第三检验偏置电压之一。
29.一种在包括多个存储器单元的闪存器件的读取操作或用于程序检验的读取操作期间产生字线电压的方法，所述方法包括步骤响应于读取控制信号或检验控制信号而产生基准电压之一；响应于使能控制信号而产生与温度成反比而改变并且基于所述基准电压之一的读取电压或检验电压，作为字线电压；以及响应于行解码信号将所述读取电压或所述检验电压供给到多个全局字线之一。
30.如权利要求29所述的方法，还包括步骤基于读取命令或程序命令产生所述使能控制信号和读取控制信号或检验控制信号；解码行地址信号并且产生所述行解码信号；响应于所述读取命令或所述程序命令而产生漏偏置电压、源偏置电压和字线偏置电压；将所述漏偏置电压和所述源偏置电压分别供给到全局漏选择线和全局源选择线；响应于所述行解码信号将所述字线偏置电压供给到其余全局字线的每个；以及响应于所述行解码信号，分别将所述多个存储器单元所连接的局部漏选择线、局部源选择线和局部字线连接到所述全局漏选择线、所述全局源选择线和所述全局字线。
31.如权利要求29所述的方法，其中所述多个存储器单元包括单电平单元。
32.如权利要求29所述的方法，其中所述多个存储器单元包括多电平单元。
全文摘要
一种字线电压发生器，产生根据温度而选择性地改变的字线电压；一种闪存器件，包括所述字线电压发生器；以及一种产生所述字线电压的方法。字线电压发生器包括读取电压发生器和控制器。在闪存器件的读取操作或用于程序检验的读取操作期间，响应于使能控制信号，读取电压发生器基于基准电压之一产生读取电压或检验电压，并且响应于行解码信号将所述读取电压或所述检验电压供给到多个全局字线之一。响应于读取控制信号或检验控制信号，控制器产生基准电压之一。当温度变化时，读取电压发生器与温度成反比地改变读取电压或检验电压的电平。
文档编号G11C16/08GK101017707SQ20061009934
公开日2007年8月15日 申请日期2006年7月17日 优先权日2006年2月6日
发明者朴成济 申请人:海力士半导体有限公司