具有热隔离结构的Ⅰ型相变化存储单元的制作方法

专利名称：：具有热隔离结构的Ⅰ型相变化存储单元的制作方法
技术领域：
：本发明涉及以相变化存储材料为基础的高密度存储元件，包括以硫属化物为基础的材料与其他材料。本发明还涉及这些元件的制造方法。
背景技术：
：以相变化为基础的存储材料被广泛地运用于读写光盘中。这些材料包括有至少两种固态相，包括如大致为非晶态的固态相，以及大致为结晶态的固态相。激光脉冲用于读写光盘中，以在二种相之间切换，并读取此种材料在相变化后的光学性质。如硫属化物及类似材料的这些相变化存储材料，可通过施加大小适用于集成电路的电流，而引起晶相变化。一般而言，非晶态的特征为其电阻高于结晶态，此电阻值可轻易测量得到而用以作为指示。这种特性则引起使用可编程电阻材料以形成非易失性存储器电路等的兴趣，此电路可用于随机存取读写。从非晶态转变至结晶态一般为低电流步骤。从结晶态转变至非晶态(以下指称为重置(reset))一般为高电流步骤，其包括短暂的高电流密度脉冲，以融化或破坏结晶结构，其后此相变化材料会快速冷却，抑制相变化的过程，使得至少部份相变化结构得以维持在非晶态。理想状态下，引起相变化材料从结晶态转变至非晶态的重置电流幅度应越低越好。欲降低重置所需的重置电流幅度，可通过减低存储器中的相变化材料元件的尺寸、以及减少电极与此相变化材料的接触面积而实现，因此可对此相变化材料元件施加较小的绝对电流值而实现较高的电流密度。此领域发展的一种方法致力于在集成电路结构上形成微小孔洞，并使用微量可编程电阻材料填充这些微小孔洞。致力于这些微小孔洞的专利包括于1997年11月11日公告的美国专利No.5,687,112，标题为“MultibitSingleCellMemoryElementHavingTaperedContact”，其发明人为Ovshinky；于1998年8月4日公告的美国专利No.5,789,277，标题为“MethodofMakingChalogenide[sic]MemoryDevice”，其发明人为Zahorik等；于2000年11月21日公告的美国专利No.6,150,253，标题为“ControllableOvonicPhase-ChangeSemiconductorMemoryDeviceandMethodsofFabricatingtheSame”，其发明人为Doan等；以及于1999年7月6日公告的美国专利No.5,920,788，“ChalcogenideMemoryCellwithaPluralityofChalcogenideElectrodes”、发明人为Reinbergs。公知相变化存储器与结构的特别问题是公知技术中的热槽效应(heatsinkeffect)。一般而言，先前技术教导了在相变化存储单元的双面使用金属电极的方式，且此电极的尺寸大约与相变化单元相同。此种电极作为热槽，此金属的高导热性快速地将热量抽离此相变化材料。由于相变化现象为加热作用的结果，此热槽效应则导致其需要较高的电流方能产生理想的相变化。在以非常小的尺寸制造这些元件、以及欲满足大规模生产存储元件时所需求的严格工艺变化时，则会遭遇到问题。优选地，提供一种存储单元结构，其包括有微小尺寸以及低重置电流、一种用以解决上述热传导问题的结构、以及用以制造这些结构的方法，其可满足大规模生产存储元件时的严格工艺变化规格。因此更佳地提供一种制造程序以及一种结构，其可在同一集成电路上搭配制造周边电路。
发明内容本发明的一个实施例提供了一种存储元件，其包括二个彼此垂直分离且具有相对的接触表面的电极，此二电极间则夹置了一个相变化单元。此相变化单元包括上相变化构件，其具有与第一电极形成电接触的接触表面；下相变化构件，其具有与第二电极形成电接触的接触表面；以及核心构件，其置于此上与下相变化构件之间，并与此二者形成电接触。此相变化单元由具有至少二固态相的材料所构成，且此上与下相变化构件的横向面积远大于此核心构件的横向面积。在此上与下相变化构件之间夹置了与核心构件紧邻的中介隔离层。本发明的另一目的中，提供用以建构相变化存储单元的方法，其包括提供具有电极单元延伸于其中的衬底；沉积第一层相变化材料于此衬底上至一理想厚度；沉积核心层相变化材料于此第一相变化层上，此核心层具有一理想厚度、且其宽度远小于第一层的宽度；以及沉积第二相变化层于此核心层上，此第二层包括一理想厚度，且其宽度大致上与第一层相同。本发明的另一目的是提供电脑存储器阵列，包括用以传输字与位启动信号至此阵列的数据传输线、以及多个存储单元。每一存储单元包括至少一个存取晶体管以及一个相变化单元，且每一相变化单元包括上相变化构件、下相变化构件以及夹置于上与下相变化构件间且与此二者电接触的核心相变化构件。在此相变化单元中，此相变化单元以具有至少二固态相的材料所构成，且此上与下相变化构件的横向面积远大于核心构件的横向面积。以下详细说明本发明的结构与方法。本
发明内容说明部分的目的并非在于限定本发明。本发明由权利要求书所限定。凡本发明的实施例、特征、观点及优点等将可通过下列说明书、权利要求书及附图获得充分了解。图1示出了本发明的相变化存储单元的一个实施例。图2描述本发明实施例中的估计的电场与电流分布。图3A与3B示出了根据本发明的电脑存储单元，其包括相变化元件。图4为包括有相变化元件的根据本发明的电脑存储电路的示意图。图5为描述包括有相变化元件的根据本发明的电脑存储电路的方框图。图6示出制造本发明的相变化存储单元的一个步骤。图7示出制造本发明的相变化存储单元的一个步骤。图8示出制造本发明的相变化存储单元的一个步骤。图9示出制造本发明的相变化存储单元的一个步骤。主要元件符号说明10，10a，10b相变化随机存取存储器12衬底14栓塞16，16a，16b阻挡材料17相变化元件18，18a，18b下相变化构件20，20a，20b阻挡金属层22，23介质层24，24a，24b阻挡金属层25凹洞26，26a，26b核心构件27热隔离元素28，28a，28b上相变化构件30，30a，30b电极层120衬底123字线124字线125n型终端126n型终端127n型终端128共用源极线131单元层133介质填充层141位线142位线150存取晶体管151存取晶体管152存取晶体管153存取晶体管160存储阵列解码器161行解码器162字线163列解码器164位线165总线167数据总线168偏压安排供给电压169偏压安排状态机171数据输入线174其他电路75集成电路具体实施方式下面的详细说明参考各附图。优选实施例仅用以具体描述本发明，而非用以限制本发明的范围，本发明的范围以权利要求书界定。本领域的技术人员将依据下列叙述而能了解许多等效的变化形式。图1示出本发明的相变化存储单元的基本布局。众所周知的，相变化随机存取存储(PCRAM)单元10包括相变化单元17，其由具有二固态相的材料所构成。较佳地，当施加适当电流脉冲至此材料时，其从非晶态切换至结晶态，并可再切换回非晶态。此种存储单元的大致细节公开于上述的参考文献中，而相变化材料本身的细节则如下所述。本说明书将先讨论此存储单元的结构与功能等方面，再接着讨论用其制造方法的工艺。此单元较佳地形成于介质层或衬底12上，此衬底较佳地由二氧化硅或如聚酰亚胺、氮化硅、或其他介质填充材料等公知的替代物所构成。在各实施例中，此介质层包括相对良好的热与电隔离层，提供良好的绝热与绝电效果。电接点或栓塞14较佳地由耐热金属如钨等形成于氧化层中。其他耐热金属包括钛(Ti)、钼(Mo)、铝(Al)、钽(Ta)、铜(Cu)、铂(Pt)、铱(Ir)、镧(La)、镍(Ni)、以及钌(Ru)。阻挡材料16形成于氧化层之上，一般用以防止扩散并对在单元中的电场有良好影响，如下所述。此阻挡层较佳地由氮化钛或类似材料所构成，例如选自下列组中的一个以上硅、钛、铝、钽、氮、氧与碳。需要注意的是，仅做为参考，在图中由下往上的方向称为“垂直”，而侧向方向则称为“横向”或“水平”。这种指称方式无论是在制造或使用上，对于元件的实际物理设置方向并无影响。相变化元件1主要由下相变化构件18、核心构件26、以及上相变化构件28所组成。一般而言，此上与下相变化构件的体积远大于核心构件的体积，且此单元较佳地以垂直堆叠方式形成，即下相变化构件位于介质层12上，核心构件位于下相变化构件上，且上相变化构件位于核心构件上，形成夹层结构。此上与下相变化构件的横向面积远大于核心构件的横向面积。本领域的技术人员将可在给定特定设计需求时，针对这些参数选择特定数值。此热隔离元件27设计用来提供核心构件较佳的热隔离效果，会在之后的叙述做详细解释。此热隔离元件包括比环绕附近的物质如衬底12上的填充介质层更低的热导性的材料。此物质最好是如下所述的相变化材料。此相变化材料可以与元件28相同或不同。根据整体需求做的设计，业界可以使用与元件28相同的材料以获得较佳的热扩散特性。使用另一具有较高热阻特性的相变化材料，可以增加相变化区域内的温度，因此可以增加核心构件区域的电流密度。此单元内的电流密度分部会在以下详述。较佳地由二氧化硅所形成的介质层22和23为此热隔离元件的尺寸大小。在一实施例中，还包括了分别在下相变化构件以上以及在上相变化构件以下的阻挡金属层20和24，其夹置于这些构件与氧化层22和23之间。在具有阻挡金属层24的这些实施例中，此阻挡层并未延伸至核心构件26与上相变化构件28之间。阻挡金属层的上层则形成了电极层30，其还作为扩散阻挡。此存储单元的尺寸如下所述。上与下相变化元件的厚度(垂直方向)介于约10nm至约100nm之间，较佳为40nm。核心构件26的厚度介于约10nm至约100nm之间，较佳为40nm。隔离层22的厚度介于约5nm至约30nm之间，较佳为10nm。阻挡层16、20、24的厚度介于约5nm至约30nm之间，较佳为10nm。电极层30的厚度介于约10nm至约300nm之间，较佳为150nm。核心构件26还包括介于约10nm至约100nm之间的宽度(图1的水平维度)，较佳为40nm。存储单元的实例包括以相变化为基础的存储材料，包括以硫属化物为基础的材料以及其他材料。硫属化物包括下列四种元素中的任一种氧(O)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上第VI族的部分。硫属化物包括将一硫属元素与一更为正电性的元素或自由基结合而得。硫属化合物合金包括将硫属化合物与其他物质如过渡金属等结合。硫属化合物合金通常包括一个以上选自元素周期表第六栏的元素，例如锗(Ge)以及锡(Sn)。通常，硫属化合物合金包括下列元素中一个以上的复合物锑(Sb)、镓(Ga)、铟(In)、以及银(Ag)。许多以相变化为基础的存储材料已在技术文件中进行了描述，包括下列合金镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，可以尝试大范围的合金成分。此成分可以下列特征式表示TeaGebSb100-(a+b)。一位研究员描述了最有用的合金为，在沉积材料中所包括的平均碲浓度远低于70％，典型地低于60％，并在一般类型的合金中的碲含量范围从最低23％至最高58％，且最佳为介于48％至58％得到碲含量。锗的浓度高于约5％，且其在材料中的平均范围从最低8％至最高30％，一般低于50％。最佳地，锗的浓度范围介于8％至40％。在此成分中所剩下的主要成分则为锑。上述百分比为原子百分比，其为所有组成元素总和为100％。(Ovshinky‘112专利，栏10～11)由另一研究者所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。(NoboruYamada，”PotentialofGe-Sb-TePhase-changeOpticalDisksforHigh-Data-RateRecording”，SPIEv.3109，pp.28-37(1997))更一般地，过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及上述的混合物或合金，可与锗/锑/碲结合以形成相变化合金，其包括有可编程的电阻性质。可使用的存储材料的特殊范例，如Ovshinsky‘112专利中栏11-13所述，其范例在此列入参考。在此存储单元的活性通道区域中，相变化合金可在第一结构状态与一第二结构状态间以其局部次序切换，其中第一结构状态指此材料大体上为非晶固态相，而第二结构状态指此材料大体上为结晶固态相。这些合金至少为双稳定态的(bistable)。“非晶”一词指相对较无次序的结构，其比单晶更无次序，而带有可检测的特征，如比结晶态更高的电阻值。“结晶态”指相对较有次序的结构，其比非晶态更有次序，因此包括有可检测的特征，例如比非晶态更低的电阻值。典型地，相变化材料可电切换至完全结晶态与完全非晶态之间所有可检测的不同状态。其他受到非晶态与结晶态的改变而影响的材料特征包括，原子次序、自由电子密度、以及活化能。此材料可切换成为不同的固态、或可切换成为由两种以上固态所形成的混合物，提供从非晶态至结晶态之间的灰阶部分。此材料中的电性质也可能随之改变。相变化合金可通过施加电脉冲而从一种相态切换至另一相态。先前观察指出，较短、较大幅度的脉冲倾向于将相变化材料的相态改变成大体为非晶态。较长、较低幅度的脉冲倾向于将相变化材料的相态改变成大体为结晶态。在较短、较大幅度脉冲中的能量够大，因此足以破坏结晶结构的键结，同时够短因此可以防止原子再次排列成结晶态。在没有不适当实验的情形下，可决定特别适用于特定相变化合金的适当脉冲量变曲线。在本文的后续部分，此相变化材料以GST代称，同时应该了解，也可使用其他类型的相变化材料。在本文中所描述的一种适用于PCRAM中的材料，为Ge2Sb2Te5。可用于本发明其他实施例中的其他可编程的存储材料包括，掺杂N2的GST、GexSby、掺杂银的SbxTey、或其他以不同结晶态转换来决定电阻的物质；PrxCayMnO3、PrSrMnO、ZrOx、AlOx、TiOx、NiOx、ZnOx、以铬掺杂的SrZrO3、以铌掺杂的SrZrO3、或其他使用电脉冲以改变电阻状态的物质；TCNQ、PCBM、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、以其他物质掺杂的TCNQ、或任何其他聚合物材料，其包括有以电脉冲而控制的双稳定态或多稳定态电阻态。操作本发明的存储单元的示例如图2所示。在此图中，标示为I输入和I输出的箭头分别表示自电极14流入以及自电极30流出的电流。另一组箭头32、34和36则分别表示在下相变化构件、核心构件以及上相变化构件中的电场及电流密度。必须注意的是，电流和电场的方向只是为了方便说明而任意选取的，实际上可能是相反的方向。如图所示，在二相变化构件之间的电场以及电流密度，与在核心构件中的相同数值相比是相对较低的。核心构件中较小的横向面积则产生了远高于相变化构件中的电流与电场密度，进而导致在核心区域的大幅度压降。因此，与相变化构件相比，核心将受到较高的加热效果，且事实上相变化现象将受限于核心区域。二个相变化构件将维持于SET(结晶态)状态，因为此二者并未受到足以产生相变化的高电流而重置。此外，相变化构件的低导热性将减低从核心区域所传导的热量，而有效地增加每单位电流在相变化材料中所产生的热量。在核心区域的绝热效果，允许在设计存储单元时使其具有比在先技术低的电流，进而缩小存储单元本身的尺寸。此外，GST材料与金属电极相比具有明显较低的导热性，使得此创新设计具有将热量维持在核心区域的效果，而非将热量导离电极。此有利于以较低电流而致得理想的相变化结果，进而获得较小的单元尺寸以及较大的元件密度。从图2中显而易见地，本发明的重要方面为尺寸的相对关系，更明确地围在上、下相变化构件28、18与核心构件26之间的宽度相对关系。此核心区域的宽度应实质上小于上与下构件的宽度，即核心构件的宽度较佳地至多为上与下构件宽度的一半，最佳地为1/3宽度。图3A描述了完整的PCRAM单元130，其使用本发明的相变化存储结构。如图所示，PCRAM单元包括有二个晶体管及其对应的支撑结构，包括相变化构件。使用二个半导体元件以形成存储单元在此领域中是众所周知的，如图所示。可理解的是，半导体可为二极管或类似元件，视特殊应用而可选择适当的元件。此单元形成于半导体衬底120上。如浅沟槽隔离(STI)电介质的隔离结构分隔了二行存储单元存取晶体管。此存取晶体管由作为共用源极区域的n型终端126、以及在p型衬底120中作为漏极区域的n型终端125、157所形成。多晶硅字线123、124形成存取晶体管的栅极。介质填充层12形成于多晶硅字线上。此填充层经图案化，之后则形成有包括栓塞结构14a、14b的导电结构。此导电材料可为钨或其他材料、以及适用于栓塞与线路结构的组合物。此共用源极线128接触此n型终端126的源极区域，并沿着此阵列的一行作为共用源极线。栓塞结构14a，14b分别接触至漏极终端125与127。填充层12、共用源极线128、以及栓塞结构14a、14b包括有大致平坦的上表面。在一个单独单元中提供二个相变化存储单元的相变化存储单元10的变型可更清楚地见于图3B的截面图中。如图所示，相变化存储单元10a、10b在单元层131中形成并列的单元，由介质填充块133所分隔。单元层131包括相变化存储单元10a与10b以及填充块133，其均形成于衬底12的上表面。此填充块133可由与介质层12相同的材料所构成，或以其他此领域中所周知的材料所构成。每一相变化单元10a与10b与先前所述的单元10相同。因此，相变化单元10a包括阻挡层16a、20a与24a，相变化层18a与28a、核心构件26a以及电极构件30a，且相变化单元10b包括阻挡层16b，20b与24b、相变化层18b，28b、核心构件26b、以及电极构件30b。为了方便说明起见，每一个在之前出现过的元件，并未在图3b中标示，但是可以理解，每一个”a”元件应该有一个对应的”b”元件。介质填充层覆盖于单元层131上。此介质填充层包括二氧化硅、聚酰亚胺、氮化硅、或其他介质填充材料。在实施例中，此填充层的绝热性与电绝缘性相对良好，因而提供相变化单元绝热与电绝缘的效果。传统电路加入至电极层30上，以接收从相变化单元10a与10b所输出的信号。在操作时，经由相变化单元10a以存取此存储单元，通过施加控制信号至字线123再传送至相变化单元10a而完成，其中字线123经由终端125以及栓塞14a而连接至共同源极线128。相同地，经由相变化单元10b以存取此存储单元，通过施加控制信号至字线124而完成。可以了解的是，许多不同的材料可用于构建如图1与图3B中的结构。举例而言，可使用铜金属线。其他类型的金属线如以铝、氮化钛、以及钨为基础的材料也可使用。在所述实施例中的电极材料较佳为氮化钛或氮化钽。或者，此电极可为氮化铝钛或氮化铝钽，或包括进一步举例如一个以上选自下列组的元素钛(Ti)、钨(W)、钼(Mo)、铝(Al)、钽(Ta)、铜(Cu)、铂(Pt)、铱(Ir)、镧(La)、镍(Ni)、以及钌(Ru)、以及由上述元素所构成的合金。图4示出存储器阵列，其可利用参考图3A与3B所示的方式构造。因此，在图4中的各单元标号，对应图3A与3B的相对单元。可了解的是，在图4中所示出的阵列结构，可利用其他单元结构而完成。在图4中，共同源极线128、字线123以及124大致上平行于Y轴方向。位线141与142大致上平行于X方向。因此，在方块145中的Y-解码器以及字线驱动器，连接至字线123、124。在方块146中的X-解码器以及一组感测放大器，则连接至位线141，142。此共同源极线128连接至存取晶体管150、151、152、153的源极端。存取晶体管150的栅极则连接至字线123。存取晶体管151的栅极则连接至字线124。存取晶体管152的栅极连接至字线123。存取晶体管153的栅极则连接至字线124。晶体管150的漏极则连接至相变化存储单元10的电极构件14，其接着再连接至电极构件30。相同地，晶体管151的漏极连接至相变化存储单元10的电极构件，其接着再连接至电极构件30。电极构件30连接至位线141。为了图解方便，电极构件30与位线141分别处于不同位置。可了解的是，分离的电极构件可在其他实施例中用作不同存储单元的导桥。存取晶体管152与153在位线142上连接至对应的存储单元。图中可见，共同源极线128被二列存储单元所共用，其中列在图中以Y轴方向表示。相同的，电极构件30被同一行中的二存储单元所共用，其中行在图中以X轴方向表示。图5为根据本发明的实施例的集成电路经简化的方框图。此集成电路174包括以薄膜熔丝相变化存储元件放入半导体衬底上的存储阵列160。行解码器161连接多个字线162，并横向排列于存储阵列160中。列解码器163连接多个位线164，并纵向排列于存储阵列160中，以读取并编程从阵列160中的多栅极存储单元所传来的数据。位址以总线165传送至行解码器161。在方块166中的感测放大器以及数据输入结构经由数据总线167而连接至列解码器163。数据经由数据输入线171而从集成电路75的输入/输出端口、或从集成电路75的其他内部或外部数据来源，传输至方块166中的数据输入结构。在所示出的实施例中，其他电路174包含于集成电路上，例如通用目的处理器、专用目的应用电路、或组合模块，其可提供由薄膜保险相变化存储单元阵列所支持的晶片系统功能。数据经由数据输出线172而从方块166中的感测放大器传输至集成电路75上的输入/输出端口，或传输至集成电路75的内部或外部数据目的地。在此实施例中所使用的控制器，利用偏压安排状态机169以控制偏压安排供应电压168，例如读取、编程、擦除、擦除确认与编程确认电压等。此控制器可使用此领域中所周知的专用逻辑电路而应用至本发明中。在替代实施例中，此控制器包括通用处理器，其可实施至相同的集成电路中以执行电脑程序而控制此元件的操作。在又一实施例中，使用专用逻辑电路与通用处理器的组合，而应用至控制器中。制造本发明此单元设计的工艺，参照图6-10而做详细说明。本领域的技术人员应当了解，一般而言，使用公知的制造技术，并与在微小纳米尺度范围的需求一致。下列叙述将不重复前述所提及关于材料等解释。图6显示了此过程的起始，其中此单元的衬底层已经形成。介质层12以公知方式形成，其包括二氧化硅、聚酰亚胺、氮化物或其他已知的具有良好绝缘性(电与热)的材料。栓塞14提供了穿过此介质层的电接触，且在一实施例中此栓塞为钨。其他难熔金属也可视需要应用于其中。第一层GST材料的沉积工艺如图7所示。一层薄膜GST材料形成此下相变化构件18上，覆盖于介质层12之上。在一实施例里，此下相变化构件的厚度为400埃(40纳米)。外加氧化层22沉积于此第一GST层上。此第二氧化层的厚度为此单元的关键尺度，如下所述。本发明的实施例中，包括有厚度约为300埃(30nm)的第二氧化层。较佳地，可通过在第一GST层与氧化层间形成薄阻挡层16，以及分别在氧化层22之上与之下各形成额外的阻挡层20、24，而控制潜在的至GST的扩散。在一实施例中，此阻挡薄膜的厚度约为100埃(10nm)。之后，热隔离层27沉积于氧化层22之上，接着，另一氧化层23以及另一阻挡层24沉积于热隔离层上。在本发明一实施例中，此热隔离层的厚度约为300埃(30纳米)，而氧化层23与阻挡层24的厚度约分别为100埃(10纳米)。如本领域的技术人员所知，任何公知的阻挡金属均可使用于此例中。较佳的使用氮化钛或氮化钽于此应用中，使用金属阻挡层的另一优点在于，其有助于使电场更平均，而在GST材料中获得可预测的电场与电流分布。图8描述下一步骤，其中利用公知平板印刷蚀刻技术以沉积图案化的光阻层、各向异性蚀刻步骤以移除阻挡层与氧化层中的材料、以及剥除步骤以移除此光阻图案后，在第二氧化层与其上的阻挡层的中央形成有凹洞25。此蚀刻步骤可经控制(如该领域中所周知的选择性蚀刻或时间控制蚀刻)而停止于氮化钛层20。如下所述，一实施例中，将蚀刻步骤停止于阻挡层20，而其他实施例中蚀刻则完全穿过此层。图9中沉积另一GST材料而形成上相变化构件以及核心构件26，二者之上则沉积有上电极层30。上电极层30较佳的由如氮化钛等阻挡金属所形成，以隔离GST材料的扩散。核心构件的厚度以氧化层22所控制，较佳的为约300埃(30纳米)。上相变化构件以及上电极的厚度较佳的沉积至约400埃(40纳米)。图1所示的最终单元10结构，可先图案化光阻剂于图9结构的中央部分、并蚀刻此材料至此图案的两侧而达成，其中较佳的蚀刻至介质层12。本领域的技术人员经考虑如热消耗以及电流隔离需求等公知因素后，可选择此单元的横向尺度以及各单元间的距离。可了解的是，图3B中所示的二单元结构制造，完全依照上述方式进行，唯一不同处在于，形成核心构件26a、26b时，需要图案化并形成二个凹洞，而非仅一凹洞。本领域的技术人员将可清楚地了解此限制。虽然本发明已参照较佳实施例加以描述，应该所了解的是，本发明并不受限于其详细描述的内容。替换方式及修改方式已在先前描述中建议，并且其他替换方式及修改方式将为本领域的技术人员可想到的。特别是，根据本发明的结构与方法，所有具有实质上相同于本发明的构件结合而实现与本发明实质上相同结果的，皆不脱离本发明的精神范畴。因此，所有这些替换方式及修改方式意欲落在本发明所附的权利要求书及其等价物所界定的范畴中。任何在前文中提及的专利申请以及公开文本，均列为本申请的参考。权利要求1.一种存储器元件，包含第一电极和第二电极，其垂直分离且有着相对的接触表面；相变化单元，包含上相变化构件，有着与该第一电极电接触的接触表面；下相变化构件，有着与该第一电极电接触的接触表面；核心构件，位于该上相变化构件与该下相变化构件之间，且与其电接触；其中该相变化单元由至少有两个固态相的材料所形成；该上相变化构件与该下相变化构件的侧向延伸远大于该核心构件；以及中间热隔离层，位于该上相变化构件与该下相变化构件之间邻近该核心构件处；该核心构件与该上相变化构件集成在一起。2.如权利要求1所述的存储器元件，还包括在该第一电极与该下相变化构件、该下相变化构件与该中间热隔离区域、及该上相变化构件与该中间热隔离区域之间的薄膜阻挡金属层，其有着约为或小于10纳米的厚度。3.如权利要求1所述的存储器元件，还包括在该第一电极与该下相变化构件、该下相变化构件与该中间热隔离区域、该下相变化构件与该核心构件、及该上相变化构件与该中间热隔离区域之间的薄膜阻挡金属层，其有着约为或小于10纳米的厚度。4.如权利要求1所述的存储器元件，其中该上相变化构件、该下相变化构件与该核心构件均包括薄膜，该上相变化构件与该下相变化构件的厚度约为或小于40纳米，而该核心构件的厚度约为或小于40纳米。5.如权利要求2所述的存储器元件，其中该薄膜阻挡金属层选自氮化钛或氮化钽。6.如权利要求1所述的存储器元件，其中该相变化单元材料包含锗、锑、鍗的组合。7.如权利要求1所述的存储器元件，其中该相变化单元材料包括二种或二种以上选自由锗、锑、碲、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫或金所组成的组中的材料组合。8.如权利要求1所述的存储器元件，其中该第一电极包括其选自群组包括钛、钨、钼、铝、钽、铜、铂、铱、镧、镍、以及钌的组中的以及由上述元素所构成的合金的元素。9.如权利要求1所述的存储器元件，还包括在该存储单元下的衬底，且该第一电极向下延伸经过该衬底。10.一种制造相变化存储元件的方法，该方法包含提供衬底，其有着第一电极构件通过其间；沉积第一相变化材料层于该衬底上，该第一相变化材料层有着一期望厚度；形成热隔离层于该第一相变化材料层上；在该热隔离层中形成完全延伸通过该热隔离层的凹洞；沉积相变化材料核心层于该第一相变化材料层上，该相变化材料核心层有着一期望厚度且其宽度远小于该第一层；以及沉积第二相变化材料层于该核心层上，该第一相变化材料层有着一期望厚度且其宽度大致与该第一层相同；其中该核心层沉积步骤与该第二相变化材料层沉积步骤包含第二相变化材料层的单一沉积步骤，该第二相变化材料层有着集成的延伸进入该热隔离层凹洞中的核心构件。11.一种电脑存储器阵列，包含多个数据传输线，以传输字与位致能信号至该阵列；多个相变化单元，包含至少存取晶体管；与该存取晶体管电接触的相变化元件，包含上相变化构件；下相变化构件；核心构件，位于该上相变化构件与该下相变化构件之间，且与其有电接触；热隔离层，自该核心构件向外延伸；其中该相变化元件由至少有两个固态相的材料所形成；该上相变化构件与该下相变化构件的侧向延伸远大于该核心构件。12.如权利要求11所述的存储器阵列，还包括与该上相变化构件以及该下相变化构件接触的薄膜阻挡金属层，其有着约为或小于10纳米的厚度。13.如权利要求11所述的存储器阵列，其中该上相变化构件、该下相变化构件与该核心构件均包括薄膜，该上相变化构件与该下相变化构件的厚度约为或小于40纳米，而该核心构件的厚度约为或小于40纳米。14.如权利要求11所述的存储器阵列，其中该核心构件与该上相变化构件集成在一起。15.如权利要求12所述的存储器阵列，其中该薄膜阻挡金属层选自氮化钛或氮化钽。16.如权利要求11所述的存储器阵列，其中该相变化元素材料包含锗、锑、鍗的组合。17.如权利要求11所述的存储器阵列，其中该相变化元素材料包括二种或二种以上选自由锗、锑、碲、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫或金所组成的组中的材料组合。18.如权利要求11所述的存储器阵列，其中每一该存储单元包括两个存取晶体管以及两个相变化元件，该相变化元件在彼此附近形成。全文摘要一种存储器元件包含两个电极，其垂直分离且有着相对的接触表面，其间有着一相变化单元。此相变化单元包含上相变化构件，有着与该第一电极电接触的接触表面；下相变化构件，有着与该第二电极电接触的接触表面；与核心构件，位于该上相变化构件与该下相变化构件之间，且与其有电接触。该相变化单元由至少有两个固态相的材料所形成，且该上相变化构件与该下相变化构件的侧向延伸远大于该核心构件。中间热隔离层位于该上相变化构件与该下相变化构件间邻近该核心构件处。文档编号G11C11/56GK101026223SQ20071000803公开日2007年8月29日申请日期2007年2月5日优先权日2006年2月7日发明者陈士弘申请人:旺宏电子股份有限公司