数据记录方法、记录介质以及再现设备的制作方法

专利名称：数据记录方法、记录介质以及再现设备的制作方法
技术领域：
本发明涉及一种数据记录方法，该方法在将数据记录到记录介质上 时使用，其中所述数据诸如是AV数据以及计算机数据等，所述记录介 质诸如是DVD等；该记录介质用于存储所述数据；以及用于从所述记录 介质再现数据的设备。
背景技术：
通常，已经将诸如里德-所罗门(Read-Solomon)码之类的纠错码 用于纠正在记录介质上因介质的瑕疯、或者盘面上的灰尘或划痕所引起 的错误，所述记录介质诸如DVD等。最近，在数字视频记录领域，已经展开向下一代DVD的研究，所述 下一代DVD比传统的DVD具有更高的密度以及具有更大的容量。在这种 研究中，随着记录介质的密度的增加，对于减少因为灰尘或划痕而产生 的突发错误的影响也存在需要。为满足这种需求，例如已经在Kouhei Yamamoto等人提出的用于数 字视频记录系统的纠错码的错误模型以及性能分析U999年7月，由 SPIE在Koloa、 Hawaii提出的 Joint International Symposium on Optical Memory and Optical Data Storage中第3864巻、第339—341 页部分)中提出了一种记录方法。在此方法中，将两种纠错码交错，以便改善纠正突发错误的能力。在7>开号为2000-40307的日本已/>开专利申请中详细地7>开了另一种数据记录方法，其中将两个或更多种纠错码交错。图9是示出在Yamamoto等人中的纠错码的常规结构的示意图。 如图9中所示，将大约64K字节的用户数据划分为304歹'j、每列216个字节，它们被称为信息部分。将32字节的奇偶位添加到每个信息部
分，以形成第一纠错码901。利用有限域GF(256)之上的里德-所罗门码 来编码第一纠《昔码901。组成码元(component symbol)是组成代码的 最小元素，具有1字节的长度。第一纠错码901的纠正能力按如下评估。通常，d"xt + 1被建立，其中d表示每个代码之间的最短距离，而t表示可能的纠 正数目。每个第一纠错码901都包含32字节的奇偶位。两个第一纠错码之 间的最短距离是33。因此，依照上述关系，第一纠错码901在248 (字 节)的代码长度中，具有纠正多达16(字节)个错误的纠正能力。在所述纠错过程中，当错误位置是已知的时，有关已知的错误位置 的信息可用于执行清除纠正。清除纠正是这样一种方法，其中当某一代 码经历纠错操作并且预先知道错误的组成码元(代码的最小单位)时，假 定所述组成码元将要被清除，并且根据所述其余组成码元计算被清除的 组成码元。当错误位置是已知的时，所述清除纠正可以按多达2的因数 来增强纠正能力。这可以通过以下关系式来说明d > 2xt+e+l其中d表示每个代码之间的最短距离，并且t表示纠正的数目，并 且e表示清除纠正的数目。在其中最短距离d=33的第一纠错码901的情况下，如果通过清除 纠正执行了所有的纠正(即t=0)，那么多达32 (字节)的组成码元(e=32) 可以;故纠正。如图9中所示，将720字节的控制数据划分为24列、每列30字节， 它们被称为信息部分。将32字节的奇偶位添加到每个信息部分，以形 成第二纠错码902。利用在有限域GF (256)之上的里德-所罗门码来编码 第二纠错码902。组成码元是组成代码的最小元素，具有1字节的长度。 注意，720字节的控制数据包含当将用户数据最终记录到光盘上时所使 用的地址信息等等。每个第二纠错码902都包含32字节的奇偶位。与在第一纠错码901 相同，两个第二纠错码902之间的最短距离也是33。因此，第二纠错码 902在62(字节)的代码长度中，具有最多纠正16(字节)个错误的纠正能 力。第二纠错码902的纠正数目与第一纠错码901的纠正数目(16(字节)) 相同。然而，由于第二纠错码902具有比第一纠错码901更短的代码长 度，所以第二纠错码902的纠正能力要高于第一纠错码901的纠正能 力。以这样的方式，构造第一纠错码901和第二纠错码902，然后连同 同步信号903 —起交错，以便生成数据流，所述数据流依次又被记录到 记录介质上。图10示出了这样一种数据流结构，其中图9中所示的传统第一纠 错码901和第二纠错码902、连同同步信号一起在预定的交错规则下被交错。在图1Q中，901a到901h表示第一纠错码，902a到902f表示第二 纠4普码，并且903a和903b是同步信号。构成所述代码的组成码元和所 述同步信号被记录，以便按照312列x 248行的矩阵来排列，并且沿行 方向交错。将每个代码沿列方向(垂直方向)编码，并且将被以行方向(水 平方向)来记录，借此提供对于突发错误来说是健壮的结构。在传统的 例子中，每155字节(=38+1 + 38+1 + 38+1 + 38字节)添加1字节的同步信 号。156字节组成一个帧。所述数据流具有所谓的帧结构。所述同步信 号用于逐字节地使帧内的数据同步，并且指定帧在整个数据流(数据 块)中的位置。所述同步信号还用于在再现开始时引入同步，或者当发 生位滑动等等时执行再同步。为此目的，所述同步信号具有这样一种图 形，该图形无法通过当将数据流最后记录到光盘上时执行解调来生成， 并且具有包括帧数等等的预定的图形信号。所述再现设备确定由再现设 备再现的图形是否与本应记录的相应预定图形完全相同，借此令所述同 步信号行使职责。正如从图10的数据结构中看到的那样，将每个第一纠错码中的38 字节的组成码元插入在第二纠错码中的1字节同步信号和1字节组成码 元之间，或者插入在两个第二纠错码中的1字节组成码元之间。具有同 步信号的列数与具有第二纠错码的组成码元的列数的比率是1:3。基于 同步信号的同步检测结果或者根据利用具有高于第 一纠错码的纠正能 力的第二纠错码的纠错结果，可以为清除纠正生成表示错误位置信息的 清除标志，这取决于是在同步信号还是在第二纠错码的组成码元中检测 到错误。例如，假设当第二纠错码经受纠错时，在两个连续的第二纠错码902e和902f的组成码元(在图10中的902e-x和902f-x)中检测到错 误，并且纠错实际上被执行。在这种情况下，在第一纠错码901g中的 38字节组成码元中发生错误的可能性被认为是非常高的(即，视为突发 错误发生)，其中所述第一纠错码901g是插入在第二纠错码的组成码 元902e-x和902f-x之间的。在这种情况下，为第一纠错码901g中的 组成码元生成清除标志905c。同样地，例如，对于插入在同步信号903a和第二纠错码902a中的 组成码元之间的第一纠错码901a中的38字节组成码元、以及插入在第 二纠错码902c的组成码元和同步信号903b之间的第一纠错码901d中 的38字节组成码元来说，在第二纠错码的纠错结果中或者在同步检测 结果中检测到错误，其中所述同步检测是检测同步信号是否被检测到， 并且利用所述结果，为在第一纠错码901a和901d中的组成码元生成清 除标志。在图10中，清除标志905a作为检测在903a-x和902a-x中的 错误的结果而生成，并且清除标志905b作为纟全测在902c-x和903b-x 中的错误的结果而生成。如上所述，清除标志可用于执行清除纠正，借此使按多达2的因数 改善的纠正能力(纠正数目)成为可能。因此，可以获得能抵抗因划痕或 者灰尘造成的突发错误的出色能力。在上述传统的例子中，第二纠错码的纠错结果或者同步信号检测的 结果被用来生成相应的清除标志。就检错的能力而言，因为检测方法之间的差异，所以利用第二纠错 码的检错不同于利用同步信号的检错。利用同步信号的检错具有比利用 第二纠错码的检错高得多的检测能力。在传统的例子中，第二纠错码具有高于第一纠错码的纠正能力，不 过所述纠正能力在62 (字节)的代码长度中低到16(字节)。因此，当在 62 (字节)中出现17或更多(字节)错误时，不可以纠正错误。在这种情 况下，不能够使用清除标志来指定错误位置。利用同步信号的检错可以筒单地通过逐位比较再现的同步信号与 再现之前的同步信号来加以执行。即使在同步信号中出现17或更多(字 节)(例如62字节)错误时，也可以检测出所有的错误。
因此，在传统的例子中，根据第一纠错码在所述数据流中的位置， 相同的第一纠错码具有不同的纠错可靠性，即，第一纠错码是如何与第 二纠错码和/或同步信号进行交错的。具体来讲，因为检错能力，插入 在两个具有低检测能力的第二纠错码中的组成码元之间的第 一 纠错 码，比插入在同步信号和第二纠错码之间的另一个第一纠错码的可靠性 低。当更高的以及更低的可靠性共存时，整体的可靠性就受到最低可靠 性的制约。在传统的例子中，很可能的是，在第一纠错码中发生诸如无 能力再现数据之类的错误状态，其中所述第 一纠错码是插入在两个具有 较低可靠性以及低纠正能力的第二纠错码中的组成码元之间的。提供本发明是用来解决如上所述的问题的。本发明的目的在于提供 一种数据记录方法、 一种记录介质以及一种再现设备，所述再现设备的 总体纠正能力通过根据第 一 纠错码在数据流中的位置来消除检错可靠 性方面的差异而得以改善，即，第一纠错码是如何与第二纠错码和同步 信号交错的，并且由此可以执行高度可靠的再现。发明内容本发明提供了一种数据记录方法，所述方法包括以下步骤将用户 数据编码为具有第一纠正能力的第一纠错码，将控制信息编码为具有高 于第一纠正能力的第二纠正能力的第二纠错码，生成包含第一纠错码、 第二纠错码以及同步信号的数据流，其中第二纠错码以及同步信号交替 地与第一纠错码交错；以及记录所述数据流。借此，可以实现上述目的。本发明还提供了 一种记录介质，用于存储包含通过编码用户数据而 获得的第一纠错码、通过编码控制信息获得的第二纠错码、以及同步信 号的数据流，其中第一纠错码具有第一纠正能力，第二纠错码具有高于 第一纠正能力的第二纠正能力，并且在所述数据流中，第二纠错码以及 同步信号交替地与第一纠错码交错。借此，可以实现上述目的。本发明还提供了 一种用于再现在记录介质上记录的数据流的再现 设备，所述设备包括用于根据所述数据流生成二进制数据的再现部件， 用于将二进制数据解调为第一纠错码和第二纠错码的解调部件，其中所 述解调部件包括同步信号检测部件，用于生成同步信号检测的结果；以 及纠错部件，用于检测从解调部件输出的第 一纠错码和第二纠错码中的
错误并且纠正错误，其中所述纠错部件包括第 一纠错码的清除标志生成 部件，用于基于第二纠错码的纠错结果或者同步信号检测的结果生成用 于清除纠正的清除标志，以及包括清除纠正部件，用于利用所述清除标 志来执行清除纠正。借此，可以实现上述目的。在本发明的一个实施例中，当所述同步信号检测部件以不同于预测 时间的时间检测同步信号时，清除标志生成部件将清除标志置于从同步 信号开始的数据流的第 一纠错码上行流的组成码元中。在本发明的 一个实施例中，当所述同步信号检测部件以不同于预测 时间的时间检测同步信号并且在第二纠错码上行流的组成码元中检测 出错误时，清除标志生成部件将清除标志置于第一纠错码上行流中，其 中所述第二纠错码上行流处于从同步信号开始并且最接近于同步信号 的数据流中，而所述第 一 纠错码上行流位于从同步信号开始的数据流 中。在本发明的一个实施例中，当所述同步信号检测部件以不同于预测 时间的时间检测同步信号并且在第二纠错码上行流的组成码元中没有 检测出错误时，清除标志生成部件将清除标志置于位于第二纠错码上行 流和同步信号之间的第 一纠错码的组成码元中，其中所述第二纠错码上 行流位于从同步信号开始并且最接近同步信号的数据流中。在本发明的一个实施例中，所述同步信号检测部件根据检测同步信 号的时间来计数时钟数目以及再现的位，并且基于所述计数结果，预测 检测下 一个同步信号的时间。本发明还提供了 一种供在再现设备中使用的纠错电路，该电路包括 第一纠错码的清除标志生成部件，用于基于第二纠错码的纠错结果或者 同步信号检测的结果来生成用于清除纠正的清除标志，并且包括清除标 志纠正部件，用于利用清除标志来执行清除纠正。借此，可以实现上述 目的。在本发明的一个实施例中，当所述同步信号检测部件以不同于预测 时间的时间来检测同步信号时，清除标志生成部件将清除标志置于第一 纠错码上行流的组成码元中，其中所述第 一纠错码上行流位于从同步信 号起的数据流中。在本发明的一个实施例中，当所述同步信号检测部件以不同于预测 时间的时间检测同步信号并且在第二纠错码上行流的组成码元中检领'J
出错误时，清除标志生成部件将清除标志置于第一纠错码的组成码元 中，其中所述第二纠错码上行流位于从同步信号开始并且最接近于同步 信号的数据流中，所述第一纠错码上行流位于从同步信号起的数据流中。在本发明的一个实施例中，当所述同步信号检测部件以不同于预定 时间的时间来检测同步信号并且在第二纠错码上行流的组成码元中没 有检测出错误时，清除标志生成部件将清除标志置于位于第二纠错码和 同步信号之间的第 一纠错码的组成码元中，其中所述第二纠错码上行流 位于从同步信号开始且最接近于同步信号的数据流中。在本发明的一个实施例中，所述同步信号检测部件根据检测同步信 号的时间来计数时钟数目以及再现的位，并且基于所述计数结果，预测 检测下一个同步信号的时间。


图1是示出了依照本发明的用于将数据记录在记录介质中的记录设 备结构的示意图。图2是示出了利用依照本发明方法交错之前的第一纠错码和第二纠 错码的示意图。图3是示出了数据流的数据结构的图，其中图2中所示第一纠错码 和第二纠错码依照预定的交错规则与同步信号交错。图4是示出了在依照本发明的光盘的螺旋或者同心轨道中记录的数 据的结构的图。图5是示出了依照本发明的数据流的记录顺序的图。图6是示出了依照本发明的再现设备的示意图。图7是详细地示出了图6所示出的纠错电路的图。图8是示出了用于解释生成清除标志规则的算法的图。图9是示出了常规纠错码的结构的示意图。图10是示出了常规数据流的数据结构的图，其中图9中所示的第 一纠错码和第二纠错码依照预定的交错规则与同步信号交错。
具体实施方式
以下，将参照附图以举例说明的方式来描述本发明。
图1是示出了用于将数据记录在记录介质上的记录设备100的结构 示意图。所述记录介质的例子包括但是不局限于光盘、磁盘以及磁光 盘。可以将本发明应用于任何记录介质。在以下的例子中采用光盘为例。所述记录i殳备100包括编码器101、调制器102以及记录电3各103。 所述编码器101可以包括第一编码电路104和第二编码电^各105。所述 调制器102包括调制电路106、同步信号生成电路107以及交错电路 108。将用户数据109输入到第一编码电路104。将控制信息110输入到 第二编码电路105。所述用户数据109是二进制位数据。用户数据109 的例子包括AV数据、文本数据以及应用程序数据。所述控制信息110 是用于控制用户数据109的信息。所述控制信息11Q的例子包括地址信 息以及版权管理信息(复制许可信息、加密密钥信息等等)。第一编码电路104根据用户数据109生成第一纠错码111，并且将 它们发送到调制器102的调制电路106。同样地，第二编码电路105才艮 据控制信息110生成第二纠错码112。并且将它们发送到调制器102的 调制电路106。在此假设第一纠错码111具有第一纠正能力，而第二纠 错码105具有高于第一纠正能力的第二纠正能力。所述调制电路106选 择性地调制第一纠错码111和第二纠错码112,并且将所得到的代码发 送到交错电路108。所述同步信号生成电路107生成用于纠正位滑动等 等的同步信号115,并且将同步信号115发送到交错电路108。所述交 错电路108生成包含第一纠错码111、第二纠错码112以及同步信号115 的数据流116,其中第一纠错码lll交替地与第二纠错码112和同步信 号115交错，并且所述交错电路108然后将数据流116发送到记录电路 103。所述记录电路103接收来自于交错电路108的数据流116,并且利 用光头117将它记录在光盘118上。如上所述，本发明的记录设备100生成包含第一纠错码111、第二 纠错码112以及同步信号115的数据流116，其中第一纠错码111交替 地与第二纠错码112和同步信号115交错，并且将所述数据流116记录 在光盘118上。接下来，将参照图2到4说明沿将用户数据109和控制信息110记 录在光盘108上的过程的数据结构，其中所述用户数据109和控制信息录设备IOO产生的。图2是示出了交错之前第一纠错码111和第二纠错码112的示意图。将大约64K字节的用户数据划分为304列、每列216字节，它们被 称为信息部分。将32字节的奇偶位添加到每个信息部分以形成第一纠 错码111。利用有限域GF(256)之上的里德-所罗门码来对第一纠错码 111进行编码。组成码元是组成代码的最小元素，具有1字节的长度。 第一纠错码111的编码方向是列方向(垂直方向)。按如下评估第一纠错码111的纠正能力。通常，d>2 x t + 1被建立，其中d表示每个代码之间的最短距离，而t表示可能的纠 正数目。每个第一纠错码111都包含32字节的奇偶位。两个第一纠错码之 间的最短距离是33。因此，依照上述关系式，第一纠错码111具有在 248 (字节)的代码长度中、纠正多达16(字节)个错误的纠正能力。在所述纠错过程中，当错误位置是已知的时，有关已知的错误位置 的信息可用于执行清除纠正。清除纠正是这样一种方法，其中当某一代 码经历纠错操作、并且错误的组成码元(代码的最小单位)是预先已知的 时，则假定组成码元要被清除，并且被清除的组成码元根据剩余组成码 元加以计算。当错误位置是已知的时，清除纠正可以按多达2为因数增 强纠正能力。这可以通过以下关系式来解释d > 2 x t + e + 1被建立，其中d表示每个代码之间的最短距离，而t表示纠正数目， 而e表示清除纠正的数^T。在其中最短距离d=33的第一纠错码111的情况下，如果通过清除 纠正执行了所有的纠错(即t=0)，那么多达32 (字节)个组成码元可以 被纠正(e = 32)。如图2中所示，将480字节的控制数据划分为16列、每列30字节， 它们被称为信息部分。将32字节的奇偶位添加到每个信息部分以形成 第二纠错码112。利用有限域GF(256)之上的里德-所罗门码来对第二纠
错码112进行编码。组成码元是组成代码的最小元素，具有l字节的长度。注意，所述48G字节的控制数据包含当将用户数据最后记录在光盘 上时使用的地址信息等等。每个第二纠错码112也都包含32字节的奇偶位。与在第一纠错码 lll中一样，两个第二纠错码112之间的最短距离是33。因此，第二纠 错码112具有在62(字节)的代码长度中、纠正多达16(字节)个错误的 纠正能力。第二纠错码112的纠正数目与第一纠错码111的纠正数目 (16(字节))相同。然而，由于第二纠错码112具有比第一纠错码111短 的代码长度，所以第二纠错码112的纠正能力高于第一纠错码111的纠 正能力。以这样的方式，第一纠错码111和第二纠错码112被构造。在本发 明中，所述记录设备IOO交替地交错第一纠错码111与第二纠错码112 和同步信号115，以便生成数据流116,所述数据流116又依次被记录 在光盘118上的。图3示出了交替的数据流116的结构。在图3中，llla到lllh表示第一纠错码，112a到112d表示第二 纠错码，而115a到115d表示同步信号。组成所述代码的组成码元和同 步信号被记录，因此可以将它们以312列x 248行的矩阵形式来排列， 并且沿行方向进行交错。将每个代码沿列方向(垂直方向)编码，并且沿 行方向(水平方向)记录，借此提供对于突发错误来说非常健壮的结构。 在此例子中，每77字节(=38+1 + 38字节)添加1字节的同步信号。78 字节组成一帧。所述数据流具有所谓的帧结构。使用同步信号逐字节地 使帧内的数据同步，并且指定帧在整个数据流(数据块)中的位置。所述 同步信号还用于在再现开始时引入同步，或者当位滑动等等发生时执行 再同步。为此目的，所述同步信号具有这样一种图形，该图形无法通过 当最后将数据流记录在光盘上时执行解调来生成，并且具有包括帧数等 等的预定图形信号。所述再现设备确定由再现设备再现的图形是否与本 应记录的相应预定图形完全相同，借此令同步信号行使职责。注意，尽 管在此例中同步信号的长度是一字节，但是同步信号的长度未必限于1 字节，而可以是取决于调制方法等等的任何值。正如从图3的结构看到的那样，每个第一纠错码中的38字节组成 码元始终插入在1字节同步信号和第二纠错码中的1字节组成码元之 间。具有同步信号的列数与具有第二纠错码的组成码元的列数的比率是 1:1。根据是否在同步信号或者第二纠错码中的组成码元中检测到错 误，并基于同步信号的同步检测结果或者利用具有高于第 一纠错码的纠 正能力的第二纠错码的纠错结果，能够生成用于清除纠正的表示错误位 置信息的清除标志。例如，假设没有检测出作为同步信号115d的元素的115d-x,并且 在第二纠错码112d的纠错过程中，在第二纠错码112d中的组成码元 112d-X中检测到错误。在这种情况下，在第一纠错码lllg中的38字节 组成码元中发生错误的可能性被认为是非常高的(即，认为突发错误发 生)，其中所述第一纠错码lllg是插入在115d-x和112d-x之间的。 在这种情况下，在第一纠错码lllg中生成组成码元的清除标志305b。同样地，例如，假设在第二纠错码112b的纠错过程中，在第二纠 ^"码112b中的组成码元112b-x中^r测到错^吴，并且作为同步信号115c 的元素的115c-x没有检测到。在这种情况下，在第一纠错码llld中的 38字节组成码元中发生错误的可能性被认为是非常高的(即，认为突发 错误发生)，其中所述第一纠错码llld是插入在112b-x和115c-x之 间的。在这种情况下，在第一纠错码llld中生成组成码元的清除标志 305a。如上所述，在本发明中，在数据流中，第一纠错码始终插入在l字 节的同步信号和第二纠错码中的1字节组成码元之间。因此，所有的第一纠错码可以经历同等的错误检测。因此，本发明可以防止上述传统问 题的发生，其中错误检测的准确度依数据流中第 一 纠错码的位置而变 化，即，第一纠错码如何与数据流中的第二纠错码和同步信号交错，并 且因此数据流的总可靠性变动。如上所述，清除标志可用于执行清除纠正，借此使得按多达2为因 数改善纠正能力(纠正数目)成为可能。因此，可以获得抵抗因记录介质 表面上的划痕或者灰尘造成的突发错误的优异能力。当根据同步信号生成清除标志时，在发生位滑动(同步信号的内在 功能)时的再同步功能可用于生成具有高准确度的清除标志。例如，在 再现过程中，当检测到同步信号时，然而所述同步信号在移动了距正常 位置几个时钟的位置上被再现，那么仅将清除标志添加到沿从同步信号 开始的数据流的第 一纠错码被记录的上行流中的组成码元，而不是再同 步。这是因为沿从再现的同步信号开始的数据流的数据上行流因为失去 同步很可能是错误的，而从同步信号起的数据下行流很可能不是错误的。术语"添加清除标志，，或者"生成清除标志，，指的是向组成码元附 加上标记，所述标记表示组成码元可以;故清除(即，在组成码元中可能发生错误)。例如，如下执行清除标志的添加。制定248 x 304位的位图， 其中将一位分配给数据块(包括248 x 304组成码元)中的所有第一纠错 码的每个码元。清除标志的添加通过令相应的位变为1来表示。当没有 添加清除标志时，使相应的位变为0。在此，所述同步信号有1字节的长度，但是所述长度可以根据调制 格式等等改变。第 一 纠错码和第二纠错码均可以包含许多组成码元。利用同步信号的错误检测具有高于其中确定在每个字节中是否出 现错误的错误检测的检错能力。将具有高检测能力的同步信号相邻地置 于所有第一纠错码的每一个的之前或者之后，其中所述第一纠错码具有 38字节的单位长度。因此，能够实现高度可靠的数据记录方法。如上所述，在本发明的数据记录方法中，所述记录设备生成包含第 一纠错码、第二纠错码以及同步信号的数据流，其中第二纠错码和同步 信号交替地与第一纠错码交错，并且将数据流记录在记录介质上。由 此，可以将同等的错误检测应用于所有第一纠错码。因此，错误检测的 准确度不依所述数据流中第一纠错码的位置而变化，其中所述第一纠错 码与第二纠错码和同步信号交错，因此遍及所述数据流、第一纠错码可以具有高可靠性。图4示出了记录在光盘118上的螺旋或者同心轨道402中的数据 406。所述数据406包含第一纠错码的部分403、第二纠错码的部分405 以及所述同步信号的部分404。所述数据406通过将数据流116 (图3) 沿行方向(水平方向)划分为248行并且连续地链接这些行来获得。此方 式将在下面参照图5来描述。图5是示出数据流116的记录顺序的图。将沿行方向划分为248行 的数据流116，以图5中所示箭头表示的顺序记录在所述光盘118上。 注意，划分的数据流116的记录顺序不局限于图5中所示的方式，而是 可以将分开的数据流116以任何顺序记录在光盘118上。
光盘118的记录实际上是利用凸坑和凹坑、相变材料的可变密度点 等等来实现的。通常，在记录过程中，在将编码数据记录到盘的轨道以前，利用调制码对编码数据进行数字调制，所述调制码诸如是8/16调 制或者RLL(1，7)代码。注意，在图4中，为了筒单起见，省略了利用调 制码进行调制的描述，而是将所述编码数据按照原样记录。在光盘118上，按照同步信号的部分404 (1字节)、第一纠错码的 部分403 (38字节)、第二纠错码的部分405 (1字节)、第一纠错码的部 分403 (1字节)、...等等的顺序来记录数据406。换言之，第二纠错码 的部分405和同步信号的部分404交替地与第一纠错码的部分403交 错。由此，在本发明所述光盘的情况下，按照这样一种方式来构造数 据，即其中第二纠错码的组成码元和同步信号交替地与第 一纠错码的组 成码元进行交错，并且将所述数据记录在所述光盘上。为此，当再现这 种光盘时，可以将同等的错误检测应用于所有的第 一纠错码的组成码 元。因此，错误检测的准确度不依所述数据流中第一纠错码的位置而变 化，其中所述第一纠错码与第二纠错码和同步信号交错，因此遍及所述 数据流、第一纠错码可以具有高可靠性。注意，本发明的光盘不限于利用本发明所述的方法(即，利用图1 中所示的记录设备100的方法)记录的光盘，而可以是通过任何方法记 录的盘，只要记录在所述光盘上的数据具有上述数据结构。图6是示出依照本发明的再现设备600的结构示意图。所述再现设 备6Q0再现记录在本发明的光盘118上的数据。这里假定记录在所述光 盘118上的数据具有图4中所示的数据结构406。所述再现设备600包括再现电路(再现部件)603，用于再现记录在 所述光盘118中的数据并且生成二进制数据611;解调电路(解调部 件)604，用于将二进制数据611解调为第一纠错码和第二纠错码；以及 纠错电路(纠错部件)606,用于检测以及纠正由解调电路604输出的第 一纠错码和第二纠错码中的错误。所述解调电路604包括同步信号检测电路(同步信号检测部 件)605,其用于生成检测同步信号的结果。所述纠错电路606包括清除标志生成电路(清除标志生成部件)，所 述清除标志生成电路用于生成清除标志，其基于第二纠错码的纠错结果
或者同步信号检测的结果来对第 一纠错码清除纠正；以及清除纠正电路 (清除纠正部件)，用于利用所述清除标志来执行清除纠正。这些电路将在下面描述。所述纠错电路606检测并且纠正记录介质上因划痕、灰尘 等等产生的错误，并且生成已纠正的数据614，根据这些数据来消除错误。所述再现设备600还可以包括光头117,用于从所述光盘118读数 据；用于纠错电路606的操作中的WORK RAM 607;接口控制电路608, 用于控制诸如SCSI或者ATAPI之类的协i义；以及控制CPU 609。所述光 头117可以包括半导体激光器以及光学元件。所述接口控制电路608执 行接口控制，以便将再现的用户数据发送到个人计算机等等。所述控制 CPU 609控制整个再现设备600。在如此构造的本发明的再现设备中，数据依照以下过程从光盘118 中再现。最初，从光头117的半导体激光器发射激光束以辐照光盘118。所 述激光束由光盘118反射，并且将反射光信号610汇聚在再现电路603 中以便转换为模拟信号、放大并且转换为二进制值，并且以二进制数据 611发送到解调电路604。所述解调电路604数字地解调在记录过程中 调制的信号(诸如8/16调制或者RLL(l， 7)的数字调制信号)。将数字地 解调的数据612传送到所述纠错电路606,其中因介质上的划痕、灰尘 等等产生的错误被检测出来，并且借助于所述WORK RAM 607被纠正。 这里，所述解调数据612包含第一纠错码以及第二纠错码。在解调电路 604中，同步信号检测电路605通过逐位检查来自于二进制数据611的 同步信号来检测同步信号，并且在当因为位滑动等等使数据与时钟失去 同步时的情况下，执行再同步。所述同步信号检测电路605通过根据当 前同步信号计数时钟的数目或者字节的数目，来预测检测下一个同步信 号的时间，其中所述电流同步信号出现在沿所述数据流的下 一 个同步信 号的上行流。当以不同于所述预测时间的时间检测同步信号、并且同步 信号受到同步纠错时，将同步校正信号613发送到所述纠错电路606。 当在预测时间左右没有检测到同步信号时，将同步未检测信号615发送 到所述纠错电路606。所述纠错电路606译码第一纠错码和第二纠错码。当对第一纠错码 执行纠错时，使用第二纠错码的纠错结果、同步校正信号613以及所述
同步未检测信号615来生成表示错误位置信息的清除标志。所述清除标 志用于清除纠正。例如，利用已知的里德-所罗门码来实现所述纠错过程。将纠错数据614经由所述接口控制电路608发送到主机等等(未示出)。通过控制 CPU 609控制用于再现的整个操作。图7是具体地示出图6中所示纠错电路606的结构的图。在图7中，所述纠错电路606包括清除标志生成电路(清除标志生 成部件)618,用于基于第二纠错码的纠错结果以及同步信号检测的结果 来生成用于第 一 纠错码的清除纠正的清除标志；以及清除纠正电路(清 除纠正部件)625,用于利用所述清除标志执行纠错。所述纠错电路606还可以包括总线/存储器控制电路622,用于控制 WORK RAM 607的记录和再现和内部总线619;输出IF控制电路623，用 于在纠错之后输出所述用户数据614;第一代码纠错电路624,用于译 码编码所述用户数据的第一纠错码；以及包括第二代码纠错电路626， 用于译码包含编码的控制信息的第二纠错码。所述输出IF控制电路6 2 3 执行与所述接口控制电路608的握手。第一代码纠错电路624对第一纠 错码的每一列执行纠错，其中所述第一纠错码包含216字节的数据以及 附加的32字节的奇偶位。在纠错过程中，表示错误位置的清除标志620 可用于对一个代码的多达32字节执行纠错。通过所述清除纠正电路625 执行清除纠正。第二代码纠错电路626纠正第二纠错码，所述第二纠错 码包含30字节的数据以及附加的32字节的奇偶位，其中可以对一个代 码的多达16字节执行纠错。上述第一代码纠错电路624、第二代码纠错 电路626以及清除纠正电路625，可以利用采用已知的里德-所罗门码代 码等等的纠错电路来构造。所述纠错电路606还可以包括输入IF控制电路616,用于执行与所 述解调电路604的IF控制；以及总体控制电路617,用于控制整个纠错 电路606;所述总体控制电路617还包括微控制器等等。输入到输入IF 控制电路616中的解调数据612经由所述总线/存储器控制电路622存 4渚到WORK RAM 607。所述总体控制电路617 4艮据来自于第二代码纠错电 路626的第二纠错码的错误位置627、同步校正信号613以及同步未检 测信号615来生成所述清除标志620，并且将它发送到所述清除纠正电 路625。
接下来，将说明如此构造的纠错电路606的操作。从所述记录介质再现以及解调的所述解调数据612、经由输入IF控 制电路616以及总线/存储器控制电路622存储到WORK RAM 607。将所 述存储数据的第 一 纠错码以及第二纠错码译码。为了译码，首先将第二纠错码通过第二代码纠错电路626译码。第 二代码纠错电路626通过所述译码过程获得错误位置627，并且将它发 送到清除标志生成电路618。所述清除标志生成电路618依照下面描述的预定规则、根据与在将 解调数据612预先从解调电路604输入到输入IF控制电路616的同时 输入的同步校正信号613以及同步未;f全测信号615来生成所述清除标志 620,并且将所述清除标志620发送到第一代码纠错电路624的清除纠 正电3各625。第一代码纠错电路624以及所述清除纠正电路6"根据所述清除标 志620对第一纠错码执行清除纠正。在完成纠错之后，将错误被消除的用户数据614经由输出IF控制 电^各623发送到4妄口控制电路608。整个纠错电路606的上述控制或者所述清除标志620的生成，可以 由包括微控制器等的总体控制电路617以及所述清除标志生成电路618 执行。所述执行还可以由软件或者筒单的逻辑电路执行。图8是示出为了解释生成清除标志规则的算法的图。依照图8中所 示的生成规则，清除标志420可由软件或者简单的逻辑电路生成。在图8中，根据同步信号检测的结果或者第二纠错码的组成码元中 是否存在错误，来对再现数据序列进行分类。在图8中，O表示同步信 号的正常检测，或者表示在纠错中，第二纠错码的组成码元中不存在错 误。x表示没有检测同步信号，或者表示在纠错中，在第二纠错码的组成码元中存在错误。△表示以从根据位于数据流中的先前同步信号上行 流预测的时间而移动过的时间检测同步信号，并且执行同步纠错。在图8中，115e和115f表示同步信号，llli、 lllj和lllk表示 第一纠错码的组成码元，而112e和112f表示第二纠错码的组成码元。 (A)图8的左侧示出了当所述同步信号115e、第一纠错码的组成码元 llli和第二纠错码的组成码元112e以此顺序设置时，用于生成第一纠 错码的组成码元llli的清除标志的规则。(B)在图8的右边示出了当第 二纠4晉的组成码元112f、第一纠4晉码的组成码元lllk和同步信号115f 以此顺序设置时，用于生成第一纠错码的组成码元111 j和lllk的清除 标志的规则。[在图8左侧的(A)情况](a) 当正常地检测到同步信号115e，并且在第二纠错码的组成码元 112e中没有检测到错误时，不将清除标志添加到第一纠错码的组成码元 llli。(b) 当以从根据位于数据流中的先前同步信号上行流预测的时间而 移动过的时间检测同步信号115e、并且在第二纠错码的组成码元112e 中没有检测到错误的时候，不将清除标志添加到第一纠错码的组成码元 llli。(c) 当不检测同步信号115e、并且检测出在第二纠错码的组成码元 112e中没有检测到错误时，不将清除标志添加到第一纠错码的组成码元 llli。(d) 当正常地检测同步信号115e、并且在第二纠错码的组成码元 112e中检测到错误时，将清除标志添加到第一纠错码的组成码元llli。(e) 当以从根据位于数据流中的先前同步信号上行流预测的时间而 移动过的时间检测同步信号115e、并且在第二纠错码的组成码元112e 中检测到错误的时候，不将清除标志添加到第 一 纠错码的组成码元 llli。(f) 当没有检测同步信号115e、并且检测出在第二纠错码的组成 码元112e中检测到错误时，假设突发错误发生，并且将清除标志804 添加到第一纠错码的组成码元llli。[在图8右边的情况(B)](g) 当在第二纠错码的组成码元112f中没有检测到错误、并且正常 地检测同步信号115f时，不将清除标志添加到第一纠错码的组成码元 lllk。(h) 当在第二纠错码的组成码元112f中没有检测到错误、并且当以 从根据位于数据流中的先前同步信号上行流预测的时间而移动过的时 间检测同步信号115f的时候，假设因为位滑动发生突发错误，并且将 清除标志805添加到第一纠^"码的组成码元lllk。(i) 当在第二纠错码的组成码元112f中没有检测到错误、并且没有
检测同步信号115f时，不将清除标志添加到第一纠错码的组成码元lllk。(j)当在第二纠错码的组成码元112f中检测到错误、并且正常地检测同步信号115f时，不将清除标志添加到第一纠错码的组成码元 lllk。(k)当在第二纠错码的组成码元112f中检测到错误、并且以从根据 位于数据流中的先前同步信号上行流预测的时间而移动过的时间检测 同步信号115f的时候，假设因为位滑动发生突发错误，并且将清除标 志806和807添加到第一纠4昔码的组成码元lllk和lllj。(1)当在第二纠错码的组成码元112f中检测到错误、并且没有检测 同步信号115f时，假设发生突发错误，并且将清除标志808添加到第 一纠4晉码的组成码元lllk。依照(A)和(B)中的上述规则生成清除标志。使用生成的清除标志来 对第 一 纠错码进行清除纠正，借此使按多达2为因数改善的纠正能力成 为可能。对于所有的第一纠错码来说，不管第一纠错码在数据流中的位 置，即，第一纠错码如何与第二纠错码和同步信号交错，而是仅根据同 步信号检测的结果和第二纠错码的组成码元的错误检测结果来生成清除标志o如上所述，在本发明的再现设备中，可以按同等的方式、通过同步 信号和第二纠错码的组成码元的错误检测来为所有的第 一 纠错码生成清除标志。因此，错误检测的准确度不依所述数据流中第一纠错码的位 置而变化，其中所述第一纠错码与第二纠错码和同步信号交错，因此遍 及所述数据流、第一纠错码可以具有高可靠性。工业实用性如上所述，在本发明的数据记录方法、记录介质以及再现设备中， 生成包含第一纠错码、第二纠错码和同步信号的数据流，其中第二纠错 码和同步信号交替地与第一纠错码交错，并且通过记录设备将数据流记 录在所述记录介质上。如此，可以将等同的突发错误的错误检测应用于 所有的第一纠错码。因此，所述可靠性不依交错方式而变化，因此可以 保证遍及数据流的纠错的高可靠性。如此，利用本发明，可以实现均具 有高可靠性的数据记录方法、光盘以及再现设备。
权利要求
1.一种存储数据流的记录介质，所述数据流包含通过编码第一信息获得的第一纠错码、通过编码第二信息获得的第二纠错码以及同步信号，其中所述第一纠错码具有第一纠正能力；所述第二纠错码具有高于第一纠正能力的第二纠正能力；在所述数据流中，第二纠错码以及同步信号交替地与所述第一纠错码交错；以及所述第二信息包括地址信息。
2. —种再现设备，用于再现记录在如权利要求1所述的记录介质 上的数据流。
3. —种再现设备，用于再现记录在如权利要求1所述的记录介质 上的数据流并且根据在所述数据流中所包含的地址信息来执行记录。
全文摘要
一种数据记录方法，包括以下步骤将用户数据编码为具有第一纠正能力的第一纠错码，将控制信息编码为具有高于第一纠正能力的第二纠正能力的第二纠错码，生成包含第一纠错码、第二纠错码以及同步信号的数据流，其中所述第二纠错码以及所述同步信号交替地交错第一纠错码，以及记录所述数据流。
文档编号G11B20/18GK101165800SQ20071018497
公开日2008年4月23日 申请日期2002年7月16日 优先权日2001年7月19日
发明者臼井诚, 薮野宽之, 高木裕司 申请人:松下电器产业株式会社