用至少一个伺服信道提供定时恢复和定时信息到数据信道的制作方法

专利名称：用至少一个伺服信道提供定时恢复和定时信息到数据信道的制作方法
技术领域：
本发明涉及用于使用至少一个伺服信道提供定时恢复和定时信息到数据 信道的系统和i殳备。
背景技术：
盒式磁带(magnetic tape cartridge )包括用于存储要保存以及在随后时间 读回的数据的磁带。磁带驱动器将数据典型地作为 一组并行磁道写到磁带， 随后磁带驱动器读回数据。为读回数据，磁带驱动器典型地包括并行读取 磁头，其读取每个并行磁道；驱动系统，其用于将磁带相对于读取磁头移动， 使得读取磁头可以检测磁带上的磁信号；以及读取信道，其用于数字地采样 由读取磁头读出的磁信号，并且提供由读取磁头读出的磁信号的数字样本。 然后将数字样本编码成数据位，并且来自并行^f兹道的数据位被组合，以再现
最初写在存储介质上的数据。在其它信号处理功能中，读取信道典型地要求 用于每个读取》兹头的均衡器，以补偿由于写磁头、磁带和读取磁头的磁记录 性质造成的信号特性的变化。盒式磁带可以在磁带驱动器之间互换，使得在 一个磁带驱动器上写入的磁带将由另一个磁带驱动器读取。
近年来，^磁带存储系统的容量和性能已经显著增加，而且用于进一步增 长的潜力似乎相当大。为达到更高的磁带容量和改善的性能，在一些技术领 域的进展是必需的。面密度增加，即在线性和/或磁道密度的增加，是实现更 高存储容量的关键。线密度的增加导致相邻位单元之间距离的减少，这引起 码间干扰(ISI)的增加。更高的磁道密度要求更窄的磁道宽度、更窄的写/ 读磁头和更近的磁头间距，这导致信噪比(SNB)的损失。另外磁道间干扰 是更为关切的问题。随着面密度的增加，在磁带操作期间所有并行数据信道 上的精确的定时恢复对实现可靠的数据检索是关键的。
在目前的磁带系统中，可以提供两个专用的伺服信道以获得纵向位置 (LPOS)信息以及横向位置差错信号(PES)。用于线性》兹带系统的基于定时 的磁道跟踪伺服器已经由线性磁带开放(LTO)联盟采纳，作为所谓的LTO
磁带驱动器系统的标准。
在模拟数据信道信号同步地转换成数字域的读取信道架构中，模拟-数字
转换器(ADC)由可以由数字定时-恢复单元控制的可变频振荡器(VFO)驱 动，使得读回的信号关于以1/T的速率操作的写时钟的边界同步地采样，其 中T是在连续的定时样本之间的额定(nominal)间距。典型地，选4奪写时钟 的速率使得实现预定的记录密度。同步的信号样本首先被均衡然后提供到检 测电路。定时信息可以从均衡的样本值和由检测电路提供的决定中提取。在 包括M个并行的数据磁道的磁带系统的环境中的该架构要求M个模拟VFO 以及与其相关联的反馈控制环路。
在模拟数据信道信号被异步地转换成数字域的读取信道架构中，ADC由 固定的时钟以速率1/T驱动，并且读回的信号的采样关于写时钟边界异步地 进行。信号样本的同步化使用内插定时恢复(ITR)来数字地实现。不需要模 拟反馈环路及相关联的VFO,使该途径对多磁道磁带系统更有吸引力。
在后者的架构中，ITR功能能够在信号均衡之后或之前发生，分别导致 异步的或同步的均衡方案。因为均衡器放置在定时环路外，所以异步均衡方 案导致相对短的定时环路延迟。在同步均衡方案中，均衡器在定时环路内， 因而引起附加的定时环路延迟。然而在该方案中，因为均衡器对已经实现同 步的信号样本操作，所以自适应均衡可能比异步均衡更易于实现。作为同步 均衡方案的实例，在光学存储系统中，两个内插器可以生成奇数次同步和偶 数次同步的采样的两个序列，该两个序列通过在序列检测前的两个2T间距的 同步均衡器被均衡。
利用目前的系统，定时恢复由定时恢复环路在每个数据信道内执行，该 数据信道采用内插器输出信号来对每个数据信道单独地执行定时恢复操作。 定时-恢复算法典型地使用均衡的信号样本来确定信号采样必须出现的时刻。

发明内容
在第一方面中，提供了并入存储设备的、用于处理从存储介质读取的信 号的读取信道，包括包括内插器和均衡器的至少一个数据信道；以及包括 内插器的伺服信道；用于处理来自伺服信道中的内插器的定时差错的定时恢 复功能，以计算由内插器内插伺服信道信号使用的内插定时信息；以及耦合 到定时恢复功能和至少一个数据信道中的内插器的路径，以将内插定时信息
通信到至少 一个数据信道中的内插器，其中至少 一 个数据信道中的内插器配 置为使用内插定时信息来内插异步的数据信道信号。
优选地，每个数据信道和伺服信道包括模拟-数字转换器(ADC),还包 括用于将时钟信号提供到每个数据信道和伺服信道中的每个ADC的振荡 器。
优选地，定时恢复功能在伺服信道中实现，并且其中异步的数据信道信 号内插成同步的信号。
优选地，定时恢复功能还配置为通过下述步骤计算内插定时信息使用 定时差错来计算定时校正以调整由内插器生成的两个样本之间的内插间隔， 其中使用新的内插瞬时来确定由内插器内插伺服信道信号使用的系数。
优选地，定时恢复功能实现二阶环路的环路滤波器，以从定时差错生成 定时校正。
优选地，在到每个数据信道的路径上通信的内插定时信息包括定时校正， 并且其中每个数据信道配置为从定时校正计算由内插器使用的系数。
优选地，伺服信道包括第一伺服信道，其中伺服信道中的内插器包括第 一内插器，并且其中定时恢复功能包括包括在第一伺服信道中的第一定时 恢复功能，并且其中路径包括第一路径，还包括第二伺服信道，该第二伺 服信道包括第二内插器；以及第二定时恢复功能，用于处理来自第二内插 器的定时差错，以计算由内插器内插输入到第二伺服信道的伺服信道信号所 使用的内插定时信息；以及耦合到第二定时恢复功能和至少一个数据信道中 的内插器的第二路径，以将内插定时信息通信到至少 一个数据信道中的内插 器，其中至少 一个数据信道中的内插器配置为使用内插定时信息来内插异步 的数据信道信号；以及监视功能，以选择第一或第二伺服信道中之一来将内 插时刻供应到至少 一 个数据信道。
优选地，伺服信道包括第一伺服信道，其中伺服信道中的内插器包括第 一内插器，并且其中路径包括第一路径，还包括包括第二内插器的第二伺 服信道，其中定时恢复功能配置为处理来自第一和第二伺服信道中的第一和 第二内插器的定时差错，以计算内插定时信息。
优选地，定时恢复功能配置为组合来自第一和第二内插器的定时差错， 并且使用组合的定时差错来计算定时校正，以调整由伺服信道中的内插器生 成的两个样本之间的内插间隔，其中使用新的内插瞬时确定由至少 一个数据 信道中的内插器使用的系数。
优选地，定时差错通过分派更大的权重给来自第一或第二内插器的定时 差错来组合，该第 一或第二内插器提供具有比来自另 一 内插器的定时差错更 好的信噪比的内插信号。
优选地，至少一个数据信道包括第一和第二数据信道，其中第一数据信 道包括第 一 内插器和均衡来自第 一 内插器的信号的第 一 自适应均衡器，其中 第二数据信道包括第二内插器和均衡来自第二内插器的信号的第二自适应均
衡器，该少一个数据信道还包括信号处理组件，用于处理来自第一和第二 自适应均衡器的均衡输出信号，以提供反馈到第一和第二内插器，以改进内 插的质量。
优选地，信号处理组件配置为提供反馈到第一和第二自适应均衡器，以 改进均衡的质量和消除聘^兹道(cross-track)干扰。
优选地，信号处理组件包括多输入和多输出(MIMO)系统。
优选地，存在其每个包括一个均衡器和内插器的多个数据信道，并且其 中定时恢复功能提供内插定时信息到数据信道中的内插器。
在第二方面中，提供了用于执行关于耦合到存储驱动器的存储介质的输 入/输出(I/O)操作的存储驱动器，包括从存储介质读取数据的磁头；以及 与磁头数据通信、以处理磁头从存储介质读取的信号的读取信道，该读取信 道包括包括内插器和均衡器的至少一个数据信道；包括内插器的伺服信道； 用于处理来自伺服信道中的内插器的定时差错的定时恢复功能，以计算由内 插器内插伺服信道信号使用的内插定时信息；以及耦合到定时恢复功能和至 少一个数据信道中的内插器的路径，以将内插定时信息通信到至少一个数据 信道中的内插器，其中至少 一个数据信道中的内插器配置为使用内插定时信 息来内插异步的数据信道信号。
优选地，每个数据信道和伺服信道包括模拟-数字转换器(ADC)，还包 括用于将时钟信号提供到每个数据信道和伺服信道中的每个ADC的振荡 器。
优选地，定时恢复功能在伺服信道中实现，并且其中异步的数据信道信 号内插成同步的信号。
优选地，定时恢复功能还配置为通过下述步骤计算内插定时信息使用 定时差错来计算定时校正以调整由内插器生成的两个样本之间的内插间隔，
其中使用新的内插瞬时来确定由内插器内插伺服信道信号使用的系数。
优选地，到每个数据信道的路径上通信的内插定时信息包括定时校正，
并且其中每个数据信道配置为从定时校正计算由内插器使用的系数。
优选地，伺服信道包括第一伺服信道，其中在伺服信道中的内插器包括
第 一 内插器，并且其中定时恢复功能包括伺服信道中包括的第 一定时恢复功
能，并且其中路径包括第一路径，其中读取信道还包括第二伺服信道，该 第二伺服信道包括第二内插器；以及第二定时恢复功能，用于处理来自第 二内插器的定时差错，以计算由内插器内插输入到第二伺服信道的伺服信道 信号使用的内插定时信息；以及耦合到第二定时恢复功能和至少一个数据信 道中的内插器的第二路径，以将内插定时信息通信到至少一个数据信道中的 内插器，其中至少一个数据信道中的内插器配置为使用内插定时信息内插异 步的数据信道数据；以及监视功能，以选择第一或第二伺服信道中之一将内 插时刻供应到至少 一个数据信道。
优选地，伺服信道包括第一伺服信道，其中伺服信道中的内插器包括第 一内插器，并且其中路径包括第一路径，其中读取信道还包括包括第二内 插器的第二伺服信道，其中定时恢复功能配置为处理来自第一和第二伺服信 道中的第一和第二内插器的定时差错，以计算内插定时信息。
优选地，定时恢复功能配置为组合来自第一和第二内插器的定时差错， 以及使用组合的定时差错来计算定时校正，以调整由伺服信道中的内插器生 成的两个样本之间的内插间隔，其中使用新的内插瞬时来确定由至少 一个数 据信道中的内插器使用的系数。
优选地，至少一个数据信道包括第一和第二数据信道，其中第一数据信 道包括第一内插器和均衡来自第一内插器的信号的第一 自适应均衡器，其中 第二数据信道包括第二内插器和均衡来自第二内插器的信号的第二自适应均 衡器，其中读取信道包括信号处理组件，用于处理来自第一和第二自适应 均衡器的均衡的输出信号，以提供反馈到第一和第二内插器来改进内插的质 量。
优选地，信号处理组件包括多输入和多输出(MIMO)系统。 优选地，存在其每个包括一个均衡器和内插器的多个数据信道，并且其 中定时恢复功能提供内插定时信息到数据信道中的内插器。
在第三方面中，提供了处理从存储介质读取的信号的方法，包括处理
来自伺服信道中的内插器的定时差错，以计算由内插器内插伺服信道信号使 用的内插定时信息；以及将内插定时信息通信到至少 一个数据信道中的内插
器；以及使用内插定时信息来内插异步的数据信道信号。
该方法还可以包括提供时钟信号到每个数据信道和伺服信道。
优选地，异步的数据信道信号被内插成同步的信号。
优选地，计算内插定时信息还包括使用定时差错计算定时校正，以调 整由内插器生成的两个样品之间的内插间隔，其中使用新的内插瞬时来确定 由内插器内插伺服信道信号使用的系数。
优选地，通信到每个数据信道的内插定时信息包括定时校正，并且其中 每个数据信道配置为从定时校正计算由内插器使用的系数。
优选地，定时差错包括第一定时差错，其中计算的内插定时信息包括第 一内插定时信息，其中使用第一内插定时信息的内插器包括第一内插器，并 且其中伺服信道包括第一伺服信道，其中第一伺服信道包括由第一内插器内 插的第一伺服信道信号，还包括，该方法还包括在第二伺服信道处理来自 第二内插器的第二定时差错，以计算由第二内插器内插第二伺服信道信号使 用的第二内插定时信息；选择第一或第二伺服信道中之一来将内插时刻供应 到至少一个数据信道。
权利要求26的方法，其中伺服信道包括第一伺服信道，其中伺服信道中 的内插器包括第一内插器，该方法还包括
处理来自第 一伺服信道中的第 一 内插器以及第二伺服信道中的第二内插 器的定时差错，以计算内插定时信息。
该方法还可以包括组合来自第一和第二内插器的定时差错，以及使用 组合的定时差错计算定时校正，以调整由伺服信道中的内插器生成的两个样 本之间的内插间隔，其中使用新的内插瞬时确定由至少一个数据信道中的内 插器使用的系数。
该方法还可以包括处理来自第 一和第二自适应均衡器的均衡的输出信 号，以提供反馈到第 一 或第二内插器来改进内插的质量。
优选地，存在多个数据信道，其每个包括一个均衡器和内插器，该方法 还包括将内插定时信息提供到数据信道中的内插器。
如此提供了读取信道、存储驱动器、以及处理从存储介质读取的信号的 方法。包括内插器和均衡器的至少一个数据信道和伺服信道包括内插器。定
时恢复功能处理来自伺服信道中的内插器的定时差错，以计算由内插器内插 伺服信道信号使用的内插定时信息。^4圣耦合到定时恢复功能和至少一个数 据信道中的内插器，以将内插定时信息通信到至少一个数据信道中的内插器。 至少一个数据信道中的内插器配置为使用内插定时信息来内插异步的数据信 道信号。
在另 一个实施例中，每个数据信道和伺服信道包括模拟-数字转换器
(ADC)，还包括
在另 一个实施例中，振荡器提供时钟信号给每个数据信道和伺服信道中 的每个ADC。
在另一个实施例中，定时恢复功能在伺服信道中实现，以及异步的数据 信道信号被内插成同步的信号。
在另 一个实施例中，定时恢复功能还配置为通过使用定时差错计算内插 定时信息，以计算定时校正来调整由内插器生成的两个样本之间的内插间隔。 使用新的内插瞬时确定由内插器内插伺服信道信号使用的系数。
在另一个实施例中，定时恢复功能实现二阶环路的环路滤波器，生成来 自定时差错的定时校正。
在另 一个实施例中，在到每个数据信道的路径上通信的内插定时信息包 括定时校正。每个数据信道配置为从定时校正计算由内插器使用的系数。
在另一个实施例中，伺服信道包括第一伺服信道，在伺服信道中的内插
器包括第一 内插器，以及定时恢复功能包括在第 一伺服信道中包括的第 一定 时恢复功能，以及路径包括第一路径。第二伺服信道包括第二内插器；第 二定时恢复功能，用于处理来自第二内插器的定时差错，以计算由内插器内 插输入到第二祠服信道中的伺服信道信号使用的内插定时信息；以及耦合到 第二定时恢复功能和至少一个数据信道中的内插器的第二路径，以将内插定 时信息通信到至少一个数据信道中的内插器。至少一个数据信道中的内插器 配置为使用内插定时信息来内插异步的数据信道数据。监视功能选择第一或 第二伺服信道中之一来将内插时刻供应到至少 一个数据信道。
在另一个实施例中，伺服信道包括第一伺服信道，在伺服信道中的内插 器包括第一内插器，以及路径包括第一路径。第二伺服信道包括第二内插器。 定时恢复功能配置为处理来自第一和第二伺服信道中的第一和第二内插器的 定时差错，以计算内插定时信息。
在另 一个实施例中，定时恢复功能配置为组合来自第 一和第二内插器的 定时差错，以及使用组合的定时差错计算定时校正，以调整在由伺服信道中 的内插器生成的两个样本之间的内插间隔。使用新的内插瞬时来确定由至少 一个数据信道中的内插器使用的系数。
在另 一个实施例中，定时差错通过分派更大的权重到来自第 一或第二内 插器的定时差错来组合，该第 一或第二内插器提供具有比来自另 一 内插器的 定时差错更好的信噪比的内插信号。
在另一个实施例中，至少一个数据信道包括第一和第二数据信道。第一 数据信道包括第 一 内插器和均衡来自第 一 内插器的信号的.第 一 自适应均衡 器。第二数据信道包括第二内插器和均衡来自第二内插器的信号的第二自适 应均衡器。信号处理组件处理来自第一和第二自适应均衡器的均衡的输出信 号，以提供反馈到第 一和第二内插器来改进内插的质量。
在另 一 个实施例中，其中信号处理组件配置为提供反馈到第 一 和第二自 适应均衡器，以改进均衡的质量以及消除跨;兹道干扰。
在另一个实施例中，信号处理组件包括多输入和多输出(MIMO)系统。 在另 一个实施例中，存在其每个包括一个均衡器和内插器的多个数据信 道。定时恢复功能提供内插定时信息到数据信道中的内插器。


图l说明磁带驱动器的实施例。
图2-7说明包括定时恢复组件的读取信道的实施例。
图8说明处理信号以及计算内插定时信息的操作的实施例。
具体实现方式
图1说明磁带驱动器10的实施例。磁带驱动器提供用于读取和写入关于 盒式磁带12的磁带14的信息的手段。盒式磁带包括记录要在随后时间检索 的数据的磁带存储介质。而且盒式磁带还可以在磁带驱动器之间互换，使得 在一个磁带驱动器上写入的磁带将由另一个磁带驱动器读取。盒式磁带12包 括缠绕在一个或两个磁带轴15、 16上的磁带14的长度。
对单轴盒式磁带12进行说明，其实例是遵从线性磁带开放(LTO)格式 的磁带。磁带驱动器10的实例是基于LTO技术的IBM 3580 Ultrium磁带驱
动器。单轴磁带驱动器的另一个实例及其相关联的磁带盒是IBM 3592 TotalStorage Enterprise磁带驱动器及其相关联的盒式磁带。双轴磁带盒的实例 是IBM 3570盒式磁带及其相关联的驱动器。在替代实例中，可以使用的其它 磁带格式包括数字线性磁带(DLT)、数字音频磁带(DAT)等等。
磁带驱动器10包括记录系统的一个或更多个控制器18,用于根据在接 口21接收的、从主机系统20接收的命令操作磁带驱动器。控制器典型地包 括具有存储器19的逻辑和/或一个或更多微处理器，用于存储用于操作(各) 微处理器的信息和程序信息。程序信息可以通过到如软盘或光盘的控制器18 的输入、或通过从盒式磁带读取、或通过其它任何适当的手段，经由接口 21 供应到存储器。磁带驱动器IO可以包括独立(standalone)的单元或者包括 磁带库的一部分或其它子系统。磁带驱动器10可以经库、或者经网络直接耦 合到主机系统20，并且在接口 21处采用小型计算机系统接口 (SCSI)、光纤 信道接口等。盒式磁带12可以插入到磁带驱动器10中，并且由磁带驱动器 加载，使得随着磁带由旋转磁带轴15、 16的发动机25纵向地移动，记录系 统的一个或更多的读和/或写磁头23以关于磁带14的信号的形式读和/或写信 息。磁带典型地包括多个并行的磁道或者磁道组。在某些磁带格式中，如LTO 格式，磁带以分别缠绕的蛇形往复的方式排列，如同本领域的技术人员所已 知的。本领域的技术人员还已知的是，记录系统可以包括缠绕控制系统27， 用于电气切换到另一组读和/或写》兹头，和/或搜索读和/或写^兹头23并将其眼 沿磁带侧面移动，以在期望的缠绕或多个缠绕处定位^磁头，并且在一些实施 例中，跟踪期望的缠绕或多个缠绕。缠绕控制系统还可以经发动机驱动器28 控制发动机25的操作，以响应通过控制器18的指令。
控制器18还采用緩冲器30和读/写信道32,来对要从磁带读取以及写到 磁带的数据提供数据流和格式化器，如同本领域的技术人员所已知的。
磁带驱动器10系统还包括发动机25和磁带轴15、 16,以将磁带14相 对于(各)读取磁头23移动，使得(各)读取磁头可以检测在磁带上的磁信 号。读/写信道32的读取信道数字地将由(各)读取磁头检测的磁信号采样， 为进一步的处理提供磁信号的数字样本。
图2说明用于如磁带驱动器的多磁道存储系统的读取信道50的实施例。 读取信道50可以包括图1的读/写信道32的读取信道的一部分。读取信道50 包括多个数据信道52a...52n和一个伺服信道54。数据信道52a...52n和伺服
信道54分别包括模拟-数字转换器(ADC) 56a.,.56n和58，该模拟-数字转 换器处理从例如磁带的存储介质读取的读回数据和伺服信号，并且将信号转 换成提供到内插器60a…60n和62的数字信号。在数据信道52a...5211中的ADC 56a.,.56n的输出信号可以在提供到内插器60a…60n之前由数字前端功能处 理，以将信号从异步的时域转换到同步域。数据信道52a…52n还包括用于均 衡在同步域中的信号的自适应均衡器64a.,.64n。在一个实施例中，单独的振 荡器(OSC) 66提供时钟信号以驱动ADC56a…56n和58。
伺服信道54还包括检测器69,该检测器接收来自内插器62的调整的同 步信号，以确定由数字样本表示的伺服信息。来自检测器69的输出还可以包 括纵向位置(LPOS)信息，该纵向位置信息包括磁带中的纵向位置信息。伺 服信道54还包括定时恢复功能68,该定时恢复功能包括下述电路，该电路 处理来自内插器62的内插信号样本，该内插信号样本可以看作定时差错，以 生成供应到数据信道中的内插器60a...60n的内插定时信息，用来生成同步的 样本序列。
图3提供了示于图2中的伺服信道54的进一步细节。来自内插器62的 定时差错70供应到两个乘法器72和74，该两个乘法器将定时差错70乘以 环路参数ae和a。在乘法器72进行乘法的结果供应到积分器76，并且积分器 76的输出由加法器78加到乘法器74乘法的结果，以产生定时校正瞬时-n 80。 乘法器72、 74、积分器76以及加法器78包括二阶环路滤波器。计算的定时 校正瞬时-n80供应到内插间隔计算电路82。定时间隔T在电路82计算，使 得1^ = 1^ + -。，其中Ti,o代表额定内插间隔，而Tj,n是在连续的样本距离n 和n+l之间的实际间隔，其中内插的信号样本由内插器62生成。内插时间计 算84电路指示提供到内插器62用于将输入信号样本的序列从异步转换到同 步域的、ADC样本间隔(kn+1 - kn)的整数值86和分数间隔(0 = in+1 < 1 ) 88。
定时恢复功能68可以将定时校正瞬时80提供到数据信道内插器 60a...60n,以用来计算用于内插的整数和分数间隔，或者替代地，定时恢复 功能68可以将计算的整数86和分数88间隔提供到数据信道内插器 60a...60n。
图4说明包括两个伺服信道102a和102b的读取信道100的另一个实施 例，该两个伺服信道的每个包括ADC 104a、 104b、内插器106a、 106b、定 时恢复功能雨a、 108b以及检测器110a、 110b。伺服信道102a和102b可以
实现关于图2和3所述的定时恢复功能68。读取信道100还包括多个数据信 道112a…112n,其中每个数据信道分别包括ADC 114a…114n、内插器 116a…116n以及自适应均衡器118a... 118n。数据信道内插器116a…116n从伺 服信道102a、 102b中之一接收来自定时恢复功能雨a、 108b的如定时校正 瞬时-n的定时信息以用于内插。单独的振荡器(OSC) 120供应时钟信号到 ADC 104a、 104b、 114a…114n。
在图4的实施例中，每个伺服信道包括确定伺服信道102a和102b的可 靠性的监视功能122a、 122b。监视功能122a和122b可以通信以确定哪个伺 服信道102a、 102b产生具有更高可靠性的定时信息，如由具有更高的信号-失真比和/或更低的千扰的伺服信号获得的定时信息。提供更可靠的定时信息 的伺服信道102a或102b然后可以用来将定时信息供应到数据信道内插器 116a...116n。监视功能122a、 122b可以周期性地检查可靠性以确定系统是否 需要切换到使用另一定时恢复功能108a、 108b来供应定时信息。在替代实施 例中，监视功能122a、 122b可以估计伺服信道102a、 102b的LPOS差错率。 在用来将定时信息供应到数据信道内插器116a…116n的情况下，伺服信道 102a或102b展示比另 一伺服信道更高的LPOS差错率，然后选择目前不供应 定时信息的伺服信道102a或102b来将定时信息提供到数据信道内插器 116a…116n。以此方式，共同使用监视功能122a和122b,以选择伺服信道 102a和102b中之一,以将定时信息供应到数据信道内插器116a.,.116n，使 得选择产生更好质量的定时信息的伺服信道102a或102b来提供定时信息。
图5说明包括两个伺服信道152a和152b的读取信道150的另外的实例， 其中每个伺服信道分别包括ADC 154a、 154b、内插器156a、 156b、以及检 测器158a、 158b。读取信道150还包括多个数据信道160a... 160n，其中每个 读取信道分别包括ADC 162a…162n、内插器164a…164n、以及自适应均衡 器166a…166n。单独的振荡器(OSC )将时钟信号供应到ADC 154a、 154b、 162a…162n。在图5的实施例中，定时恢复功能170位于伺服信道152a和152b 的外部。定时恢复功能170组合来自两个伺服信道152a和152b的定时差错， 然后以上述的方式计算定时校正瞬时-n。定时恢复功能170将定时校正供应到 数据信道内插器164a…164n和伺服信道内插器156a和156b。
图6提供了示于图5中的数据/伺服读取信道150的进一步细节。来自伺 服信道内插器156a和156b的定时差错170a、 170b供应到组合单元172内，
该組合单元将来自不同伺服信道的定时差错170a和170b加权，以生成组合 的定时差错174。组合单元172可以分派更大的权重给来自两个内插器156a 和156b之一的定时差错，该两个内插器156a和156b之一提供具有更好的信 噪比或者差错或最少量的衰减的内插信号。组合定时差错174然后提供到乘 法器176和178，该乘法器176和178分别将定时差错乘以$和a。乘法器 176处进行乘法的结果供应给积分器180,并且积分器180的输出由加法器 182加到乘法器178处的乘法结果以产生定时校正瞬时-n 184。乘法器176、 178、积分器180以及加法器182包括二阶的环路滤波器。计算的定时校正瞬 时-。184提供到内插间隔计算电路186。定时间隔T在电路186计算，使得 1^ = 1,0 + ^，其中Ti，o代表额定的内插间隔，而Tj,n是在连续的样本实例n 和n+l之间的实际间隔，其中内插的信号样本由内插器156a和156b生成。 内插时间计算188电路指示提供到内插器156a和156b以用来将输入的信号 样本的序列从异步转换到同步域的、ADC样本间隔(1、+1 - kn) 190的整数间隔 和分数间隔(0 = in+1 < 1 )。
可以实现组合单元172、 二阶的环路滤波器(即组件176、 178、 180和 182)的定时恢复功能170、电路186、以及内插器时间计算单元188可以提 供定时校正瞬时-nl84到数据信道内插器164a…164n，以用来计算用于内插 使用的整数和分数间隔，或者替代地，定时恢复功能170可以提供计算的整 数190和分数192间隔到数据信道内插器164a…164n。
图7说明读取信道200的另外的实施例，其中图6的读取信道修改成包 括多输入、多输出(MIMO)数字信号处理器和检测器。读取信道200组件 202a、 202b、 204a、 204b、 206a、 206b、 208a、 208b、 210a,.210n、 212a.,212n、 214a,.214n、 216a,.216n、 218、以及220分别与关于图5所述的读取信道150 组件152a、 152b、 154a、 154b、 156a、 156b、 158a、 158b、 160a,.160n、 162a,.162n、 164a,.164n、 166a,.166n、 168、以及170相同。此外，定时恢复功能200可实 现关于图6所述的定时恢复组件。读取信道200另外包括MIMO系统222， 该MIMO系统接收来自自适应均衡器216a...216n的输出，以在一起处理所 有的均衡器输出信号，以生成MIMO系统222提供到内插器214a…214n和自 适应均衡器216a...216n的反馈，以特别在存在磁道间干扰的情况下改进系统 性能。对干扰信号的跨均衡(cross-equalization)和消除提供MIMO反馈，以 改进自适应的跨信道，并改进内插的质量。到数据信道内插器214a…214n的
MIMO反馈改进了使用定时校正瞬时生成信号的质量。
图8说明由在上述读取信道中的组件执行、以获得并使用定时信息的操 作。在处理从存储介质读取的信号的初始化操作(在块300)时，将时钟信 号提供到每个数据信道和伺服信道(在块302 )。处理来自伺服信道中的内插 器的定时差错(在块304),以计算由内插器内插伺服信道信号使用的内插定 时信息。可以使用定时差错(在块306)以计算定时校正以调整在由内插器 生成的两个样本之间的内插间隔。使用新的内插瞬时以确定由内插器内插伺 服信道信号使用的系数。将内插定时信息通信到至少一个数据信道中的内插 器(在块308 )。使用内插定时信息以内插异步的数据信道信号(在块310), 其中异步的数据信道信号被内插成同步信号。
所述的实施例提供从供应给多个数据信道的一个或更多的伺服信道^"号 获得定时信息的技术。数据信道信号使用来自 一个或更多的伺服信道的定时 信息数字地内插以生成同步的样本序列。所述的实施例还可以提供自适应均 衡和定时恢复的去耦合。
在图1-7中所述的读取信道32、 50、 100、 150和200的上述组件可以包 括离散逻辑、ASIC (专用集成电路)、FPGA (场可编程门阵列)、定制处理 器等等。
读取信道实施例的所述组件和关于图2-7所述的读取信道组件的操作可 以替代地以程序中的子例程或者由处理器执行的其它软件实现来实现。实现 关于图2-7所述的读取信道组件的操作的这些程序可以以计算机可读介质实 现如磁存储介质(例如硬盘驱动器、软盘、磁带等等)、光存储(CD-ROM、 DVD和光盘等等)、易失性和非易失性存储器设备(例如EEPROM、 ROM、 RAM、 DRAM、 SRAM、闪速存储器、固件、可编程逻辑等等)等等。实现 所述操作的编码还可以以硬件逻辑(例如集成电路芯片、可编程门阵列 (PGA)、专用集成电路(ASIC)等等)实现。
图1-7中示出的作为分离组件的各组件可以实现在单独的电路设备中， 或者一个说明的组件的功能可以实现在分离的电路设备中。此外，关于某些 组件所描述的操作，如定时恢复，可以由在延伸到特定的定时恢复电路外部 的读取信道中的其它组件来执行。
本领域的技术人员将理解，关于此处说明的各组件可以进行改变。而且 本领域的技术人员将理解，可以采用除此处说明的之外的不同的特定组件安排。
本发明的各种实施例的以上描述已经为说明和描述的目的进行了阐述。 其意图不是要穷尽或者限制本发明所公开的精确形式。关于上述教导许多修 改和变化是可能的。
权利要求
1.一种并入存储设备的、用于处理从存储介质读取的信号的读取信道，包括包括内插器和均衡器的至少一个数据信道；以及包括内插器的伺服信道；定时恢复功能，用于处理来自伺服信道中的内插器的定时差错，以计算由内插器内插伺服信道信号使用的内插定时信息；以及耦合到定时恢复功能和至少一个数据信道中的内插器的路径，用于将内插定时信息通信到至少一个数据信道中的内插器，其中至少一个数据信道中的内插器配置为使用内插定时信息来内插异步的数据信道信号。
2. 根据权利要求1所述的读取信道，其中定时恢复功能还配置为通过下 述步骤计算内插定时信息使用定时差错计算定时校正以调整由内插器生成的两个样本之间的内插 间隔，其中使用新的内插瞬时确定由内插器内插伺服信道信号使用的系数。
3. 根据权利要求1或权利要求2所述的读取信道，其中伺服信道包括第 一伺服信道，其中伺服信道中的内插器包括第一内插器，并且其中定时恢复 功能包括在第 一伺服信道中包括的第 一定时恢复功能，并且其中路径包括第 一路径，该伺服信道还包括第二伺服信道，包括 第二内插器；以及第二定时恢复功能，用于处理来自第二内插器的定时差错，以计算 由内插器内插输入到第二伺服信道的伺服信道信号使用的内插定时信息；以 及耦合到第二定时恢复功能和至少 一个数据信道中的内插器的第二路径，以 将内插定时信息通信到至少一个数据信道中的内插器，其中至少一个数据信 道中的内插器配置为使用内插定时信息来内插异步的数据信道信号；以及监视功能，以选择第 一或第二伺服信道中之一来将内插时刻供应到至少 一个数据信道。
4. 根据此前的任一权利要求所述的读取传道，其中伺服信道包括第一伺 服信道，其中在伺服信道中的内插器包括第一内插器，以及其中路径包括第一路径，该读^U言道还包括包括第二内插器的第二伺服信道，其中定时恢复功能配置为处理来自第 一和第二伺服信道中的第 一和第二内插器的定时差错，以计算内插定时信息。
5. 根据权利要求4所述的读取信道，其中定时恢复功能配置为组合来自 第一和第二内插器的定时差错，以及使用组合的定时差错来计算定时校正，以调整由伺服信道中的内插器生成的两个样本之间的内插间隔其中使用新的内插瞬时来确定由至少一个数据信道中的内插器使用的系数；其中定时差错通过分派更大的权重给来自第一或第二内插器的定时差错 来组合，该第一或第二内插器提供具有比来自另一内插器的定时差错更好的 信噪比的内插信号；以及其中至少一个数据信道包括第一和第二数据信道，其中第一数据信道包 括第 一 内插器和均衡来自第一 内插器的信号的第 一 自适应均衡器，其中第二 数据信道包括第二内插器和均衡来自第二内插器的信号的第二自适应均衡 器，该数据信道还包括信号处理组件，用于处理来自第 一和第二自适应均衡器的均衡的输出信 号，以提供反馈到第一和第二内插器来改进内插的质量。
6. —种处理从存储介质读取的信号的方法，包括处理来自伺服信道中的内插器的定时差错，以计算由内插器内插伺服信 道信号使用的内插定时信息；以及将内插定时信息通信到至少 一 个数据信道中的内插器；以及 使用内插定时信息来内插异步的数据信道信号。
7. 根据权利要求6所述的方法，其中计算内插定时信息还包括 使用定时差错计算定时校正，以调整由内插器生成的两个样品之间的内插间隔，其中使用新的内插瞬时来确定由内插器内插伺服信道信号使用的系 数。
8. 根据权利要求6或权利要求7所述的方法，其中通信到每个数据信道 的内插定时信息包括定时校正，并且其中每个数据信道配置为从定时校正计 算由内插器使用的系数。
9. 根据权利要求6到8中任一所述的方法，其中定时差错包括第一定时 差错，其中计算的内插定时信息包括第一内插定时信息，其中使用第一内插 定时信息的内插器包括第 一 内插器，并且其中伺服信道包括第 一伺服信道， 其中第一伺服信道包括由第一内插器内插的第一伺服信道信号，还包括，还 包括在第二伺服信道处理来自第二内插器的第二定时差错，计算由第二内插器内插第二伺服信道信号使用的第二内插定时信息；选择第 一或第二伺服信道中之一来将内插时刻供应到至少 一个数据信道。
10.根据权利要求26所述的方法，其中伺服信道包括第一伺服信道，其 中伺服信道中的内插器包括第 一 内插器，该方法还包括处理来自第 一伺服信道中的第 一 内插器以及第二伺服信道中的第二内插 器的定时差错，以计算内插定时信息；组合来自第 一和第二内插器的定时差错，以及使用组合的定时差错来计 算定时校正，以调整由伺服信道中的内插器生成的两个样本之间的内插间隔， 其中使用新的内插瞬时来确定由至少 一个数据信道中的内插器使用的系数； 以及处理来自第一和第二自适应均衡器的均衡的输出信号，以提供反馈到第 一和第二内插器以改进内插的质量。
全文摘要
提供了一种读取信道、存储驱动器以及处理从存储介质读取的信号的方法。包括内插器和均衡器的至少一个数据信道和伺服信道包括内插器。定时恢复功能处理来自伺服信道中的内插器的定时差错，以计算由内插器内插伺服信道信号使用的内插定时信息。路径被耦合到定时恢复功能和至少一个数据信道中的内插器，以将内插定时信息通信到至少一个数据信道中的内插器。至少一个数据信道中的内插器配置为使用内插定时信息来内插异步的数据信道信号。
文档编号G11B27/10GK101361133SQ200780001791
公开日2009年2月4日 申请日期2007年1月26日 优先权日2006年2月1日
发明者乔万尼·切鲁比尼, 伊万杰洛斯·埃尔夫塞里奥, 南武威, 塞德特·奥尔瑟, 格伦·A·贾奎特, 罗伯特·A·赫琴斯, 詹斯·杰利托, 马克·A·泰勒 申请人:国际商业机器公司