专利名称：存储单元的操作方法
技术领域：
本发明是有关于一种存储单元的操作方法。
背景技术：
在各种存储器产品中，具有可进行多次数据的存入、读取或擦除 等动作且存入的数据在断电后也不会消失的优点的非易失性存储器， 已成为个人计算机和电子设备所广泛采用的一种存储器元件。
典型的电可擦除可编程只读存储器是以掺杂的多晶硅(polysmcon) 制作浮置栅极(floating gate)与控制栅极(control gate)。由于浮置栅极是 以导电的掺杂的多晶硅制成，可使得所注入的电子或空穴均匀分部于 其中，因此，此种元件通常是每一存储单元只能储存「1」和「0」两 种数据状态，为一种单存储单元单位元存储单元。
另一方面，在习知技术中，亦有采用电荷陷入层(charge trapping layer)取代多晶硅浮置栅极。其电荷陷入层的材质通常是氮化硅，且此 种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成氧化硅/氮化硅 /氧化硅(oxide-nitride-oxide，简称ONO)复合层。此种元件通称为硅/ 氧化硅/氮化硅/氧化硅/硅(SONOS)元件，由于氮化硅具有捕捉电子的 特性，注入电荷陷入层之中的电子会集中于电荷陷入层的局部区域 上。典型的一个SONOS存储单元基本上可以在接近漏极与源极的ONO 层中的氮化硅层各储存一个位(bit)，也就是每一存储单元有二个位。 然而，若是接近漏极部位已储存一位，则会在进行逆向读取(reverse read) 时产生第二位效应。为避免第二位效应产生，氮化硅层必须具有足够 的宽度，因此，元件难以縮小，制造的成本无法减少。
发明内容
有鉴于此，本发明的主要目的在于提供一种存储单元的操作方法，不会有第二位效应，使得存储元件可以縮小，增加元件的储存密 度，减少制造成本。
本发明提出一种存储单元的操作方法。此存储单元具有多个起始 电压，此操作方法包括编程存储单元，使存储单元由基准状态改变为 编程状态。基准状态为擦除状态，擦除状态的起始电压介于最低起始 电压与最高起始电压之间。
依照本发明实施例所述，上述的存储单元的操作方法中，存储单 元是利用引发双侧偏压空穴注入效应、价带-导带隧穿热空穴注入效应
或负的Fowler-Nordheim电子隧穿效应，使上述编程状态的起始电压 低于上述基准电压的起始电压。
依照本发明实施例所述，上述的存储单元的操作方法进一步包括 以一最低编程验证电平验证上述的编程状态。
依照本发明实施例所述，上述的存储单元的操作方法中，上述编 程状态的起始电压低于最低编程验证电平。
依照本发明实施例所述，上述的存储单元的操作方法中，编程状 态的起始电压介于最低编程验证电平与用以验证擦除状态的擦除验证 电平之间。
依照本发明实施例所述，上述的存储单元的操作方法中，存储单 元是利用引发双侧偏压空穴注入效应、沟道热电子注入效应(CHE)或 Fowler-Nordheim电子隧穿效应，使上述编程状态的起始电压高于上 述基准电压的起始电压。
依照本发明实施例所述，上述的存储单元的操作方法进一步包括 以一最高编程验证电平验证该编程状态。
依照本发明实施例所述，上述的存储单元的操作方法中，上述编 程状态的起始电压高于最高编程验证电平。
依照本发明实施例所述，上述的存储单元的操作方法中，上述编 程状态的起始电压介于最高低编程验证电平与用以验证擦除状态的擦 除验证电平之间。
本发明又提出一种存储单元的操作方法，此方法包括以擦除验证 电平验证擦除状态，并以最低验证电平与最高验证电平验证多个编程
5状态。此擦除验证电平介于最低编程验证电平与最高编程验证电平之 间。
依照本发明实施例所述，上述的存储单元的操作方法中，上述编 程状态的一 的起始电压低于上述最低编程验证电平。
依照本发明实施例所述，上述的存储单元的操作方法中，上述编 程状态的一的起始电压高于上述最高编程验证电平。
依照本发明实施例所述，上述的存储单元的操作方法中，上述编 程状态的一的起始电压介于上述最高编程验证电平与上述擦除验证电 平之间。
依照本发明实施例所述，上述的存储单元的操作方法中，上述编 程状态的一的起始电压介于上述最低编程验证电平与上述擦除验证电 平之间。
依照本发明实施例所述，上述的存储单元的操作方法进一步包括 以基准状态验证电平验证基准状态。此基准状态验证电平为上述擦除 验证电平。
本发明另提出一种存储单元的操作方法，此存储单元具有至少两 个编程状态，此操作方法包括定义编程状态的极值为一最高状态与一 最低状态，并操作存储单元至基准状态，此基准状态介于最高状态与 最低状态之间。
依照本发明实施例所述，上述的存储单元的操作方法中，上述基 准状态为擦除状态。
依照本发明实施例所述，上述的存储单元的操作方法中，操作存
储单元至基准状态是透过引发双侧偏压收敛效应或是负的Fowler-Nordheim电子隧穿效应。
依照本发明实施例所述，上述的存储单元的操作方法进一步包括 以擦除验证电平验证上述基准状态。
本发明的存储单元的操作方法，不会有第二位效应，使得存储元 件可以縮小，增加元件的储存密度，减少制造成本。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文 特举较佳实施例，并配合所附图式，作详细说明如下。
图1是绘示习知一种存储单元的结构的剖面示意图。
图2是依据本发明一实施例所绘示的一种存储单元的数据状态图。
图3是依据本发明另一实施例所绘示的一种四阶存储单元的数据 状态图。
图3A是依据本发明另一实施例所绘示的一种四阶存储单元进行 擦除操作的起始电压与时间的关系图。
图3B是依据本发明另一实施例所绘示的一种四阶存储单元进行 编程操作的起始电压与时间的关系图。
图4是依据本发明又一实施例所绘示的一种四阶存储单元的数据 状态图。
图4A是依据本发明又一实施例所绘示的一种四阶存储单元进行 擦除操作的起始电压与时间的关系图。
图4B是依据本发明又一实施例所绘示的一种四阶存储单元进行 编程操作的起始电压与时间的关系图。主要元件符号说明
10:存储单元
12:控制栅极 14:介电层 16:电荷储存层 18:隧穿介电层 20:源极区 22:漏极区 24:衬底
具体实施例方式
用于本发明的存储单元的操作方法的存储单元的结构如图1所
示。存储单元10例如是多阶存储单元(MLC)，其包括控制栅极12、
7电荷储存层16、源极区20与漏极区22。控制栅极12设置于衬底24 上。电荷储存层16设置于控制栅极12与衬底24之间。源极区20与 漏极区22设置于控制栅极12两侧的衬底中。在控制栅极12与电荷 储存层16之间可包括一层介电层14。电荷储存层16与衬底24之间 则包括一层遂穿介电层18。在一实施例中，电荷储存层16为介电层， 如为氮化硅层，其可做为电荷陷入层，使得所注入的电子或空穴局限 在特定的区域(localized)中。电荷储存层16的材质为氮化硅层时，存 储单元10例如为一种硅/氧化硅/氮化硅/氧化硅/硅(SONOS)元件。在 另一实施例中，电荷储存层16为导电层，如掺杂多晶硅层，其做为 浮置栅，可以使得所注入的电子或空穴均匀分布(ddocalized)于其中。 当电荷储存层16为导电层时，存储单元例如是快闪存储元件。
图2是依照本发明实施例所绘示的一种存储单元的数据状态图。 在本发明中，存储单元具有对应到三种数据状态的三个起始电 压，其中最低起始电压定为第一编程状态；最高起始电压定为第二编 程状态；介于最低起始电压与最高起始电压之间的起始电压定为擦除 状态。在进行擦除时，是在存储单元施加偏压，以使存储单元达到擦 除状态。当存储单元的电荷储存层为介电层，可利用引发双侧偏压 (Double Side Bias, DSB)收敛效应来进行擦除。当存储单元的电荷储 存层为导电层，则可利用引发负的Fowler-Nordheim(此后以-FN来称 之)电子隧穿效应，将储存在电荷储存层中的电子推出来，以进行擦 除。
在进行擦除之后，可以再以擦除验证电平EV进行验证操作。经 擦除的存储单元的起始电压Vt应在一范围(margin)之内，此范围例如 是0.01伏特《I Vt-EV I S 0.1伏特。
在本发明中，将擦除状态定为基准状态。在进行存储单元的编程 之前，可先以基准状态验证电平进行验证操作。基准状态验证电平即 为擦除验证电平EV。存储单元的起始电压Vt被初始化至基准状态， 基准状态在一范围之内，此范围例如是0.01伏特slvt-EVko.l伏特。
在进行编程时，则是对存储单元施加偏压，使存储单元在第一编 程状态或第二编程状态。当存储单元的电荷储存层为介电层时，在进行编程时，可利用引发DSB空穴注入效应或价带-导带隧穿热空穴
(Band to band hat hole, BTBHH)注入效应，以使存储单元达到第一编 程状态；或可利用引发DSB电子注入效应或沟道热电子(channel hot electron, CHE)注入效应，以使存储单元达到第二编程状态。当存储 单元的电荷储存层为导电层时，在进行编程时，则可利用引发DSB 空穴注入效应或-FN电子隧穿效应，以使存储单元达到第一编程状态； 或可利用引发DSB电子注入效应、CHE注入效应或FN电子注入效 应，以使存储单元达到第二编程状态。
在进行编程之后，可再进行另一次的验证操作。在进行验证操作 时，是以一最低编程验证电平PV1来验证被编程至第一编程状态的存 储单元的起始电压。被编程至第一编程状态的存储单元的起始电压应 低于最低编程验证电平PV1。在进行验证操作时，还以一最高编程验 证电平PV2来验证被编程至第二编程状态的存储单元的起始电压。被 编程至第二编程状态的存储单元的起始电压应高于最低编程验证电平 PV2。
图3是依照本发明另一实施例所绘示的一种四阶存储单元的数据 状态图。
在另一实施例中，请参照图3，存储单元具有对应到四种数据状 态的四个起始电压。最低起始电压定为第一编程状态；最高起始电压 定为第二编程状态；介于最低起始电压与最高起始电压之间的一起始 电压定为擦除状态。除了第一编程状态、擦除状态以及第二编程状态 的外，存储单元还包括第三编程状态。第三编程状态的起始电压介于 最低起始电压与基准状态的起始电压之间。在一实施例中，第一编程 状态定为(ll)状态；第三编程状态定为(10)状态；基准状态定为(Ol)状 态；第二编程状态定为(OO)状态。
在进行擦除时，是在存储单元施加偏压，以使存储单元达到擦除 状态。当存储单元的电荷储存层为介电层时，可利用引发DSB收敛 效应来进行擦除。当存储单元的电荷储存层为导电层时，则可利用引 发-FN电子隧穿效应来将储存在电荷储存层中的电子排出。
在一实施例中，存储单元的电荷储存层为介电层，可利用引发DSB
9收敛效应来进行擦除。在进行擦除时，是在控制栅极施加例如为-2至 2伏特的电压；在源极区与漏极区施加相同的电压例如为4至7伏特； 在衬底施加例如为0伏特的电压。源极区与漏极区的接面将产生热空 穴，且热空穴将向衬底加速，而产生电子空穴对。若是存储器是在过
度编程状态，则空穴会被吸引到电荷储存层中，以补偿(compensate) 电荷储存层中一部分的电子；若是存储器是在过度擦除状态，则电子 会被吸引到荷储存层中，以补偿电荷储存层中一部分的空穴，因此， 在进行擦除时，可通过引发DSB收敛效应，使得起始电压收敛到擦 除状态，其起始电压与时间的关系图如图3A所示。
在进行擦除之后，可以再以擦除验证电平EV进行验证操作。经 擦除的存储单元的起始电压Vt应在一范围之内，此范围例如是0.01 伏特《lvt-EVk0.1伏特。
在本发明中，将擦除状态定为基准状态。在进行存储单元的编程 之前，可先以基准状态验证电平进行验证操作。基准状态验证电平即 为擦除验证电平EV。存储单元的的起始电压Vt被初始化至基准状态。 基准状态在一范围之内的，此范围例如是O.Ol伏特dvt-EVls 0.1伏 特。
请参照图3，在进行编程时，则是对存储单元施加偏压，使存储 单元在第一编程状态、第二编程状态或第三编程状态。
当存储单元的电荷储存层为介电层时，在进行编程时，可利用引 发DSB空穴注入效应或BTBHH注入效应，以使存储单元编程至第 一或第三编程状态；或可利用引发DSB电子注入效应或CHE注入效 应，以使存储单元编程至第二编程状态。当存储单元的电荷储存层为 导电层时，在进行编程时，则可利用引发DSB空穴注入效应或-FN电 子隧穿效应，以使存储单元编程至第一编程状态或第三编程状态；或 可利用引发DSB电子注入效应、CHE注入效应或FN电子注入效应， 以使存储单元编程至第二编程状态。
在一实施例中，存储单元的电荷储存层为介电层，在进行编程时， 是利用引发DSB空穴注入效应，使起始电压下降。其操作方法是在 控制栅极施加例如是-8至-12伏特的电压；在源极区和漏极区施加相同的电压例如是4至6伏特的电压；在衬底施加例如是0伏特的电压。 在施加偏压后，源极区与漏极区的接面将会产生热空穴，且热空穴自 源极区与漏极区向衬底加速，而产生电子空穴对。电子空穴对中的空 穴受到控制栅极所施加的负电压的吸引，而注入并陷入于电荷储存层 中，造成起始电压下降至第一或第三编程状态者。或者，在进行编程 时，可利用引发DSB电子注入效应，使起始电压上升。其操作方法 是在控制栅极施加例如是8至12伏特的电压；在源极区和漏极区施 加相同的电压例如是4至6伏特的电压；在衬底施加例如是0伏特的
电压。在施加偏压后，源极区与漏极区的接面将会产生热空穴，且热 空穴自源极区与漏极区向衬底加速，而产生电子空穴对。电子空穴对 中的电子受到控制栅极所施加的正电压的吸引，而注入并陷入于电荷 储存层中，造成起始电压上升至第二编程状态者，其起始电压与时间
的关系图如图3B所示。
在进行编程之后，可再进行另一次的验证操作。在进行验证操作
时，是以一最低编程验证电平PV1来验证被编程至第一编程状态的存
储单元的起始电压。被编程至第一编程状态的存储单元的起始电压应
低于最低编程验证电平PV1。在进行验证操作时，还以一最高编程验 证电平PV2来验证被编程至第二编程状态的存储单元的起始电压。被 编程至第二编程状态的存储单元的起始电压应高于最低编程验证电平 PV2。此外，在进行验证操作时，还以最低编程验证电平PV1以及编 程验证电平PV3来验证第三编程状态。编程验证电平PV3介于最低 编程验证电平与擦除验证电平EV之间。被编程至第三编程状态的存 储单元的起始电压应介于最低编程验证电平PV1与编程验证电平PV3 之间。
图4是依照本发明又一实施例所绘示的一种四阶存储单元的数据 状态图。
请参照图4，存储单元具有对应到四种数据状态的四个起始电压。 最低起始电压定为第一编程状态；最高起始电压定为第二编程状态； 介于最低起始电压与最高起始电压之间的起始电压定为擦除状态。除 了第一编程状态、擦除状态以及第二编程状态之外，存储单元还包括
ii第三编程状态。第三编程状态的起始电压介于最高起始电压与基准状 态的起始电压之间。在一实施例中，第一编程状态定为(ll)状态；基 准状态定为(10)状态；第三编程状态定为(01)状态；第二编程状态定为 (OO)状态。
在进行擦除时，是在存储单元施加偏压，以使存储单元达到擦除
状态。当存储单元的电荷储存层为介电层，可利用引发DSB收敛效 应来进行擦除。当存储单元的电荷储存层为导电层，则可利用引发-FN 电子隧穿效应来将储存在电荷储存层中的电子排出。
在一实施例中，存储单元的电荷储存层为介电层，可利用引发DSB 收敛效应来进行擦除。在进行擦除时，是在控制栅极施加例如为-2至 2伏特的电压；在源极区与漏极区施加相同的电压例如为4至7伏特； 在衬底施加例如为0伏特的电压。在施加偏压后，源极区与漏极区之 间的通道会产生热空穴，且热空穴自源极区与漏极区向衬底加速，而 产生电子空穴对。若是存储器是在过度编程状态，则空穴会被吸引到 电荷储存层中，以补偿电荷储存层中一部分的电子；若是存储器是在 过度擦除状态，则电子会被吸引到荷储存层中，以补偿电荷储存层中 一部分的空穴，因此，在进行擦除时，可通过DSB收敛效应，使得 起始电压收敛到擦除状态，其起始电压与时间的关系图如图4A所示。
在进行擦除之后，可以再以擦除验证电平EV进行验证操作。经 擦除的存储单元的起始电压Vt应在一范围之内，此范围例如是0.01 伏特^lvt-Evk0.1伏特。
在本发明中，将擦除状态定为基准状态。在进行存储单元的编程 之前，可先以基准状态验证电平进行验证操作。基准状态验证电平即 为擦除验证电平EV。存储单元的的起始电压Vt被初始化至基准状态， 基准状态在一范围之内的，此范围例如是0.01伏特^Vt-EVk 0.1伏 特。
请继续参照图4，在进行编程时，则是使存储单元从基准状态编 程至第一第二或第三编程状态。
当存储单元的电荷储存层为介电层时，在进行编程时，可利用引 发DSB空穴注入效应或BTBHH注入效应，以使存储单元编程至第一编程状态；或可利用引发DSB电子注入效应或CHE注入效应，以 使存储单元编程至第二或第三编程状态。当存储单元的电荷储存层为 导电层时，在进行编程时，则可利用引发DSB空穴注入效应或-FN电 子隧穿效应，以使存储单元编程至第一编程状态；或可利用引发DSB 电子注入效应、CHE注入效应或FN电子注入效应，以使存储单元编 程至第二或第三编程状态。
在一实施例中，存储单元的电荷储存层为介电层，在进行编程时， 是利用引发DSB空穴注入效应，使起始电压下降。其操作方法是在 控制栅极施加例如是-8至-12伏特的电压；在源极区和漏极区施加相 同的电压例如是4至6伏特的电压；在衬底施加例如是0伏特的电压， 以产生热空穴。所产生的热空穴自源极区与漏极区向衬底加速，而产 生电子空穴对。电子空穴对中的空穴受到控制栅极所施加的负电压的 吸引，而注入并陷入于电荷储存层中，造成起始电压达到第一编程状 态者。或者，利用引发DSB电子注入效应，使起始电压上升。其操 作方法是在控制栅极施加例如是8至12伏特的电压；在源极区和漏 极区施加相同的电压例如是4至6伏特的电压；在衬底施加例如是0 伏特的电压。源极区与漏极区的接面将产生热空穴。并且，所产生的 热空穴自源极区与漏极区向衬底加速，而产生电子空穴对。电子空穴 对中的电子受到控制栅极所施加的正电压的吸引，而注入并陷入于电 荷储存层中，造成起始电压达到第二或第三编程状态者，其起始电压 与时间的关系图如图4B所示。
在进行编程之后，可再进行另一次的验证操作。在进行验证操作 时，是以一最低编程验证电平PV1来验证被编程至第一编程状态的存 储单元的起始电压。被编程至第一编程状态的存储单元的起始电压应 低于最低编程验证电平PV1。在进行验证操作时，还以一最高编程验 证电平PV2来验证被编程至第二编程状态的存储单元的起始电压。被 编程至第二编程状态的存储单元的起始电压应高于最低编程验证电平 PV2。此外，在进行验证操作时，还以最高编程验证电平PV2以及编 程验证电平PV3来验证第三编程状态。编程验证电平PV3介于最高 编程验证电平PV2与擦除验证电平EV之间。被编程至第三编程状态的存储单元的起始电压应介于最高编程验证电平PV2与编程验证电平
PV3之间。
本发明实施例的存储单元的操作方法可以通过各种不同的验证电 平来订定存储单元的状态，使存储器中的存储单元可以具有四种不同 的状态，也就是，单一存储单元具有两个位。
本发明可通过各种不同的验证电平来订定存储单元的状态，使存 储单元可以具有多位，不会有习知第二位效应的问题，因此，存储元 件的尺寸可以缩小，元件的储存密度可以增加，以减少制造成本。
在本发明中，利用引发DSB收敛效应或-FN电子隧穿效应可使存 储单元的起始电压收敛到介于最高起始电压与最低起始电压之间的基 准状态，并不需要额外的步骤来縮小最终基准状态的起始电压的分 布。此外，在本发明中，在进行编程时，是由起始电压位于中间的基 准状态来编程，以达到其它的起始电压的状态，因此，可以缩短编程 的时间。
综合以上所述，本发明可以精准地达到目标状态(target-state)，且 可使得起始电压的分布非常窄。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任 何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更 动与润饰，因此本发明的保护范围当视权利要求书所界定的范围为 准。
1权利要求
1、一种存储单元的操作方法，其特征在于，该存储单元具有多个起始电压，该操作方法包括编程该存储单元，使该存储单元由一基准状态改变为一编程状态，其中该基准状态为一擦除状态，该擦除状态的起始电压介于一最低起始电压与一最高起始电压之间。
2、 根据权利要求1所述的存储单元的操作方法，其特征在于， 其中该存储单元是利用引发双侧偏压空穴注入效应、价带-导带隧穿热空穴注入效应或负的Fowler-Nordheim电子隧穿效应，使该编程状态 的起始电压低于该基准电压的起始电压。
3、 根据权利要求1所述的存储单元的操作方法，其特征在于， 其中该存储单元是利用引发双侧偏压空穴注入效应、沟道热电子注入 效应CHE或Fowler-Nordheim电子隧穿效应，使该编程状态的起始电 压高于该基准电压的起始电压。
4、 一种存储单元的操作方法，其特征在于，包括 以一擦除验证电平验证一擦除状态，该擦除验证电平介于一最低编程验证电平与一最高编程验证电平之间；以及以该最低验证电平与一最高验证电平验证多个编程状态。
5、 根据权利要求4所述的存储单元的操作方法，其特征在于， 其中该些编程状态的一的起始电压低于该最低编程验证电平。
6、 根据权利要求4所述的存储单元的操作方法，其特征在于， 进一步包括以一基准状态验证电平验证一基准状态，其中该基准状态 验证电平为该擦除验证电平。
7、 一种存储单元的操作方法，其特征在于，其中该存储单元具 有至少两个编程状态，该操作方法包括.-定义该些编程状态的极值为一最高状态与一最低状态；以及 操作该存储单元至一基准状态，该基准状态介于该最高状态与该 最低状态之间。
8、 根据权利要求7所述的存储单元的操作方法，其特征在于，其中该基准状态为一擦除状态。
9、 根据权利要求7所述的存储单元的操作方法，其特征在于， 其中操作该存储单元至该基准状态是透过引发双侧偏压收敛效应或是负的Fowler-Nordheim电子隧穿效应。
10、 根据权利要求7所述的存储单元的操作方法，其特征在于， 进一步包括以一擦除验证电平验证该基准状态。
全文摘要
本发明公开了一种存储单元的操作方法。此存储单元具有多个起始电压，此操作方法包括编程存储单元，使存储单元由基准状态改变为编程状态。基准状态为擦除状态，擦除状态的起始电压介于最低起始电压与最高起始电压之间。
文档编号G11C16/14GK101494087SQ20081009952
公开日2009年7月29日 申请日期2008年5月13日 优先权日2008年1月22日
发明者郭明昌 申请人:旺宏电子股份有限公司