专利名称：一种模拟信号采样电路以及一种开关电容电路的制作方法
技术领域：
本发明涉及电子技术领域，特别是涉及一种模拟信号采样电路以及一种 开关电容电路。
背景技术：
开关电容电路(Switched Capacitor Circuit)是由受时钟信号控制的开关 和电容器为基本組成的电路；利用电荷的存储和转移来实现对信号的各种处 理功能。在实际电路中，有时用开关和电容器为基本构成的电路不能满足要 求，所以开关电容电路常与放大器或运算放大器、比较器等组合起来，以实 现电信号的产生、变换与处理。
在常见的模拟信号采样电路中，采样保持电路通常就是用MOS开关电 容电路来实现对信号的各种处理功能，例如，图1所示的采样电路。通常的 CMOS工艺，芯片使用的工作电压最低为0V，最高为5V (根据工艺不同， 还有2.5V、 3.3V、 1.8V等，为方便说明，此后全部用5V表示最高电压)。 所述采样电路由四个开关SW1、 SW2、 SW3、 SW4和两个电容Cs、 Cint以 及一个运算放大器Al共同组成，其中包括所述开关SW1、 SW2、 SW3、 SW4 和电容Cs的电路属于上述开关电容电路。为了得到最大的信号幅度，REF 的电位一般为最高电压的一半(称为共模电平，对于全差分信号来说，共模 电平就是其中间电平值。为了使处理的信号幅度最大，往往共模电平会选择 在Vdd/2处)，即2.5V。用来驱动所述电路的时钟信号也如图1所示。该电 路的工作原理为在时钟信号PH1为"l"(高电平，5V)时，开关SW1、 SW3 导通，SW2、 SW4关断，将输入信号采样到Cs上，Cint则保持着上次的值； 时钟信号PH2为"1"时，开关SW2、 SW4导通，SW1、 SW3关断，将Cs电 容传输到Cint上从而实现积分功能。此电M求以REF为2.5V作为输入信 号的共才莫电平。
在实际应用中，如果输入信号的共模电平为0V，此时，上述采样电路 将不能正常工作。因为在CMOS采样电路中，采样开关通常是由单一的P型晶体管(PMOSFET)、单一的N型晶体管(NMOSFET)、或者是一对互 补的PMOSFET管和NMOSFET管组成；当输入信号是以0电平作为共模电 平时，对于PMOSFET管，其栅极电压将为0V，如果输入信号电压小于OV， 则Vgs (栅源电压)>Vth (Vth是PMOS管的阈值电压，为负值)，此时 PMOSFET管处于截止状态，不能导通，无法进行采样；对于NMOSFET管， 如果输入信号是以0电平作为共模电平，会直接造成PN结正偏，使开关不 能正常工作。
现有的解决方法是通过设置偏置电路，产生控制电平，使采样开关在 相应的时间段处于导通和关断两种状态，可以实现对低于电路中最低电位的 模拟信号的采样转换。例如，公开号为CN 1964197A
公开日为2007年5 月1 6日的中国专利所公开的一种低于电路中最低电位的模拟信号采样的电 路，示意图如图2所示，电路中采样开关的导通电压为Vgs=Va-Vdd-Vm(n); 又如，授权公告号为CN 1266842C、授权公告日为2006年7月26日的中国 专利所公开的一种模拟信号采样装置，结构示意图如图3所示，该装置的采 样开关导通电压为Vgs=Vin(n-l)-Vdd-Vin(n)。然而，上述采样电路，由于采 样开关的导通电压(即栅源极之间的电压)与输入信号有关，随着输入信号 变化而变化，使得采样开关的导通电阻也随信号变化而改变，导致采样后的 信号产生失真，不能实现高线性度采样。
发明内容
本发明所要解决的技术问题是提供一种模拟信号采样电路以及一种开 关电容电路，能够使电路具有高线性度，同时，能实现对低于电路中最低电 压的信号进行处理。
为了解决上述问题，本发明公开了一种模拟信号采样电路，包括开关
SW4、 SW5，电容Cs、 Cint以及运算放大器Al，其中
开关SW4受时钟PH1控制， 一端接节点nl，另一端接参考电压； 开关SW5受时钟PH2控制， 一端接节点nl，另一端接运算放大器Al
的反相输入端；运算放大器Al的同相输入端接参考电压，反相输入端和输出端之间并 联积分电容Cint;
电容Cs作为采样电容接在节点nl和节点n2之间； 所述模拟信号采样电路还包括
开关电路模块Ul,包括导通控制子模块Ull、电压恒定子模块以及 PMOSFET管SW1;所述导通控制子才莫块Ull接在节点A和输入信号之间， 在时钟PH1控制下，输出导通控制信号gl到节点A;电压恒定子模块，接 在节点A和输入信号之间，在所述导通控制信号gl控制下，产生恒定电压， 作为PMOSFET管SW1导通时的栅源极之间电压；PMOSFET管SW1的源 极接输入信号，栅极接节点A，漏极接所述节点n2，在所述导通控制信号 gl控制下处在导通和关断两种状态。
开关电路模块U2,包括导通控制子模块U21以及PMOSFET管SW3; 所述导通控制子模块U21接在PMOSFET管SW3的栅极和地线之间，在时 钟PH2控制下，输出导通控制信号g2到PMOSFET管SW3的栅极;PMOSFET 管SW3的源极接地线，漏极接所述节点n2，在所述导通控制信号g2控制下 处在导通和关断两种状态。
优选的，所述电压恒定子模块包括PMOSFET管PM1、 PM2，其中 PMOSFET管PM2的漏极和栅极都与PMOSFET管PM1的源极相接， PMOSFET管PM2的源极与输入信号相接；PMOSFET管PM1的漏极和栅 极都与节点A相^J妄。
优选的，所述导通控制子模块Ull包括PMOSFET管PM3，电容C1、 C2， PMOSFET管SW2以及一个反向器，其中反向器的输入端接时钟PH1, 输出端接电容C2;电容C2的另一端接PMOSFET管PM3的漏极;PMOSFET 管PM3的源极和栅极都接地线；电容C1的一端接时钟PHl,另一端接节点 A;开关SW2的漏极接节点A,源极接输入信号，栅极接到电容C2和 PMOSFET管PM3之间。
其中，所述电压恒定子模块产生恒定电压，作为PMOSFET管SW1导 通时的栅源极之间电压，使PMOSFET管SW1的导通电阻恒定。优选的，所述导通控制子才莫块U21包括电容C3和PMOSFET管PM4， 其中电容C3的一端接时钟PH2，另一端接开关SW3的栅极；PMOSFET 管PM4的栅极和源极都接地线，漏极接开关SW3的栅极。
本发明还提供了一种开关电容电路，包括
导通控制模块，接在节点A和输入信号之间，用于在时钟PHI控制下， 输出导通控制信号gl到节点A;
电压恒定模块，接在节点A和输入信号之间，在所述导通控制信号gl 控制下，产生恒定电压，作为PMOSFET管SW1导通时的栅源极之间电压；
PMOSFET管SWl,源极接输入信号，栅极接节点A，漏极作为信号输 出端，在所述导通控制信号gl控制下，处在导通和关断两种状态。
优选的，所述电压恒定模块包括PMOSFET管PM1、 PM2,其中 PMOSFET管PM2的漏才及和4册极都与PMOSFET管PM1的源极相接， PMOSFET管PM2的源极与输入信号相接；PMOSFET管PM1的漏极和栅 极都与节点A相接。
优选的，所述导通控制^f莫块包括PMOSFET管PM3,电容C1、 C2, PMOSFET管SW2以及一个反向器，其中反向器的输入端接时钟PH1 ，输 出端接电容C2;电容C2的另 一端接PMOSFET管PM3的漏极；PMOSFET 管PM3的源极和栅极都接地线；电容C1的一端接时钟PH1，另一端接节点 A;开关SW2的漏极接节点A，源极接输入信号，栅极接到电容C2和 PMOSFET管PM3之间。
其中，所述电压恒定模块，产生恒定电压，作为PMOSFET管SW1导 通时的栅源极之间电压，使PMOSFET管SW1的导通电阻恒定。
与现有技术相比，本发明具有以下优点
首先，本发明通过设置电压恒定模块，产生恒定的电压，作为被用作开 关管的PMOSFET管导通时的栅源极之间的电压，能使PMOSFET管处在导 通状态时，栅极与源极之间的电压保持恒定，不随输入信号的变化而变化， 从而使PMOSFET管的导通电阻也不随输入信号的变化而变化，最终使PMOSFET管具有恒定的导通电阻，使经过PMOSFET管的信号失真很小， 实现了高线性度采样。
其次，本发明设置了导通控制模块，所述导通控制模块在时钟的控制下， 输出导通控制信号，使PMOSFET管在相应的时间段分别处在导通和关断状 态；当输入信号的电压低于电路中最低电压时，PMOSFET管也能正常导通， 使信号能够持续输出。
因此，本发明能实现对低于电路中最低电压的输入信号进行处理，而且， 使电路对信号的处理具有很高线性度。
图l是现有技术中一种常见的模拟信号采样电路的电路图2是现有技术中一种低于电路中最低电位的模拟信号采样电路的示意
图3是现有技术中一种模拟信号采样装置的结构示意图4是本发明实施例一所述一种模拟信号采样电路的结构图5是本发明实施例一所述一种模拟信号采样电路的优选方案示意图6是本发明实施例二所述一种开关电容电路的结构图7是本发明实施例二所述一种开关电容电路的优选方案示意图。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 和具体实施方式
对本发明作进一步详细的说明。
通常情况下，对低电压信号进行采样使用PMOS管，而PMOS管的栅 极工作电压为0。当输入信号电压低于0电平的时候，PMOS管的栅极和源 极之间的电压Vgs>Vthp (Vthp为PMOS管的阈值电压，为负值)。此时， PMOS管就不能导通。所以需要通过设置电路产生PMOS管的栅极电压，而 所述栅极电压要低于电源负极电压，使Vgs〈Vthp,才能使PMOS管导通， 实现采样。
对于采样后的信号，基本要求是失真(distortion)很小，即具有高线性度。这就要求在采样周期内，作为采样开关的PMOS管的电阻值保持恒定。 对于PMOS管，处在导通状态时的导通电阻值与栅极和源极之间的电压Vgs 成反比。现有的采样电路中，采样开关的栅极电压为电源电压(0或者VDD)， 是固定值，而源电压为输入信号，是不固定的；因此，栅极和源极之间的电 压电压是随信号变化而变化的，从而使采样开关的导通电阻是一个随信号变 化的量。如果要实现高线性度采样，就需要使采样开关的栅电压也随信号变 化，从而使采样开关的4册极和源极之间的电压差值不变，与输入信号无关， 从而达到高线性度采样。
本发明正是基于上述原理而提出的。
实施例一
参照图4,示出了实施例所述一种模拟信号采样电路的结构图。 本实施例所述模拟信号采样电路包括开关SW4、 SW5，电容Cs、 Cint
以及运算放大器A1，其中
开关SW4受时钟PH1控制， 一端接节点nl，另一端接参考电压； 开关SW5受时钟PH2控制， 一端接节点nl，另一端接运算放大器Al
的反相输入端；
运算放大器Al的同相输入端接参考电压，反相输入端和输出端之间并 联积分电容Cint;
电容Cs作为采样电容接在节点nl和节点n2之间； 所述模拟信号采样电路还包括
开关电路模块U41,包括导通控制子模块U411、电压恒定子模块U412 以及PMOSFET管SW1;所述导通控制子模块U411接在节点A和输入信号 之间，在时钟PH1控制下，输出导通控制信号gl到节点A;电压恒定子才莫 块U412，接在节点A和输入信号之间，在所述导通控制信号gl控制下，产 生恒定电压，作为PMOSFET管SW1导通时的栅源极之间电压；PMOSFET 管SW1的源极接输入信号，栅极接节点A，漏极接所述节点n2,在所述导 通控制信号gl控制下处在导通和关断两种状态。
开关电路模块U42，包括导通控制子模块U421以及PMOSFET管SW3;所述导通控制子才莫块U421接在PMOSFET管SW3的栅极和地线之间，在时 钟PH2控制下，输出导通控制信号g2到PMOSFET管SW3的栅极;PMOSFET 管SW3的源极接地线，漏极接所述节点n2，在所述导通控制信号g2控制下 处在导通和关断两种状态。
对于本实施例所述模拟信号采样电路，用来驱动电路的时钟信号也如图 4所示。所述电路的工作原理如下
开关电路模块U41和开关SW4受时钟PH1控制，输入信号从开关电路 模块U41接入，在时钟PH1的一个时间段，开关电路模块U41把所述输入 信号输出到节点n2，而且开关SW4处在导通状态；此时，如果开关电路才莫 块U2PMOSFET管SW3和开关SW5都处于关断状态，则节点n2处的所述 输入信号将被采样到电容Cs上。在时钟PH1的另一个时间段内，开关电路 模块U41不对所述输入信号进行输出，而且开关SW4处在关断状态，此时， 如果开关电路模块U42中的PMOSFET管SW3和开关SW5都处于导通状态， 则电容Cs上经过采样得到的信号可以向电容Cint传输。
在所述对输入信号进行采样的过程中，开关电路模块U41中的导通控制 子模块U411，受所述时钟PH1控制，在相应地时间段输出导通控制信号gl 到节点A;在所述导通控制信号gl使PMOSFET管SW1处在导通状态时， 所述电压恒定子才莫块U412将在节点A和PMOSFET管SW1的源极之间产 生一个恒定的电压，该电压即为PMOSFET管SW1的4册极和源极之间的电 压，为PMOSFET管SW1的导通电压。PMOSFET管SW1在导通电压恒定 时，导通电阻也将为恒定的值。
开关电路模块U42和开关SW4受时钟PH2控制，在时钟PH2的一个 时间段，开关电路模块U42中的导通控制子模块U421发出控制信号g2使 PMOSFET管SW3关断，此时开关SW5也关断，电容Cint保持上一时间段 的电平。在时钟PH2的另一个时间段，所述导通控制子模块U421发出控制 信号g2使PMOSFET管SW3导通，此时开关SW5也导通，如果开关电路 模块U41中的PMOSFET管SW1和开关SW4都处于关断状态，则电容Cs 上经过采样得到的信号传输到cint上，实现积分功能，Vout=Cs/Cint*Vin。由上述工作原理可以看出，本发明所述一种模拟信号采样电路，能实现 对低于电路中最低电位的模拟信号进行采样，而且，由于在进行采样的过程
中，采样开关(PMOSFET管SW1)的导通电压恒定，使得所述采样开关的 导通电阻恒定，不会随输入信号的变化而变化，所以能实现高线性度采样。 本实施例的以下内容将对本发明作进一步说明。
参照图5，为本实施例所述一种模拟信号采样电路的优选方案示意图。 如图5所示
优选的，所述电压恒定子模块U412具体包括PMOSFET管PM1、 PM2, 其中
PMOSFET管PM2的漏极和栅极都与PMOSFET管PM1的源极相接， PMOSFET管PM2的源极与输入信号相接；
PMOSFET管PM1的漏极和栅极都与节点A相接。
通常，MOS管如果栅极和漏极接在一起，这种接法叫二极管连接，因 为它的性能类似于一个二极管。
优选的，所述导通控制子模块U411具体包括PMOSFET管PM3，电容 Cl、 C2， PMOSFET管SW2以及一个反向器，其中
反向器的输入端接时钟PH1，输出端接电容C2;电容C2的另一端接 PMOSFET管PM3的漏极；PMOSFET管PM3的源极和4册极都接地线；
电容C1的一端接时钟PH1，另一端接节点A;开关SW2的漏极接节点 A，源极接输入信号，栅极接到电容C2和PMOSFET管PM3之间。
优选的，所述导通控制子模块U421具体包括电容C3和PMOSFET管 PM4，其中
电容C3的一端接时钟PH2，另 一端接开关SW3的栅极； PMOSFET管PM4的栅极和源极都接地线，漏极接开关SW3的栅极。 在所述模拟信号采样电路的优选方案中，电压恒定子模块包括的 PMOSFET管PM1、 PM2，用于使采样开关PMOSFET管SW1处于导通状 态时的导通电压Vgs=-2Vth(Vth为PMOSFET管的阈值电压)，为恒定值； 导通控制子才莫块U411和U421,用于控制PMOSFET管SW1和PMOSFET管SW3在相应的时间段处于导通或关断状态。具体过程如下
对于开关电路模块U42，所述导通控制子模块U421的工作原理如下 为方便分析，设定电路开始工作前，电容C3上的电荷为0。当时钟PH2 由"0"变为"1"时，在开关电路模块U42的时钟输入端接为"1"的瞬间， 由于电容C3上的电荷不会发生突变，所以图5中节点 C处的电压，即 PMOSFET管SW3的栅极电压，也变为'T，；此时，PMOSFET管PM4正 向导通。PMOSFET管PM4正向导通使得节点C处的电压被钳位在Vth处， 从而，电容C3上的电压差为(Vdd-Vth), PMOSFET管SW3被关断。当 时钟PH2由"1"变回"0"时，在开关电路模块U42的时钟输入端接为"0" 的瞬间，为保证电容C3上的电荷不发生突变，那么节点C处的电压会变为 (Vth-Vdd),此时PMOSFET管PM4反偏，不能导通；而PMOSFET管 SW3导通。
对于开关电路模块U41，所述导通控制子模块U411的工作原理与导通 控制子模块U421类同。当时钟PH1由"0"变为"1"时，PMOSFET管SW2 导通，图5中节点A处的电压，即PMOSFET管SW1的栅极电压为Vin(n-l)， 而电容C1上的电压差为(Vdd-Vin(n-l))。当时钟PH1由"1"变成"0"时， SW2关断。在时钟PHI变为"0"的瞬间，节点A处的电压变为(Vin(n-1 )-Vdd); 此时，所述电压恒定子模块中的PMOSFET管PM1， PM2都正偏导通，节 点A处的电压最终^皮4计位在(Vin(n) - 2Vth), PMOSFET管SW1开启。而 对于PMOSFET管SWl,节点A处的栅极与输入信号端的源极之间的电压 差值Vgs = Vin(n)-2Vth-Vin(n)=-2Vth为常数。
可以看出，PMOSFET管SWl的导通电压为常数，因此，PMOSFET管 SWl的导通电阻也为常数，是一个与信号无关的常量。从而，可以实现对输 入模拟信号的高线性度采样。同时，由于导通控制子模块U411和U421能 产生PMOSFET管SWl和PMOSFET管SW3的导通电压，该电路可以实现 对低于电路中最低电压的信号进行采样。
实施例二本实施例将对本发明所述一种开关电容电路进行详细说明。
开关电容电路通常使用MOS工艺，工艺过程比较简单，而且易于大规 模集成，所以在电子技术领域得到了较快的发展，被广泛地应用于各种集成 电路中，如滤波电路、积分电路和采样电路等。目前，集成电路中对信号处 理的准确性要求越来越高，因此，实际应用中对开关电容电路的要求也越来 越高，尤其是对电路的线性度要求。有时，还要求对低于电路中最低电压的 输入信号也能进行处理。
本发明所述开关电容电路，通过设置电压恒定模块，能使开关在导通时 的栅极和源极之间的电压值恒定，从而使导通电阻恒定，使整个电路具有较 高的线性度；通过设置导通控制模块，能使所述开关电容电路对低于电路中 最低电压的输入信号进行处理。
参照图6，是本实施例所述一种开关电容电路的结构图。所述开关电容 电路包4舌
导通控制模块U61，接在节点A和输入信号之间，用于在时钟PH1控 制下，输出导通控制信号gl到节点A;
电压恒定模块U62，接在节点A和输入信号之间，在所述导通控制信号 gl控制下，产生恒定电压，作为PMOSFET管SW1导通时的栅源极之间电 压；
PMOSFET管SW1，源极接输入信号，栅极接节点A，漏极作为信号输 出端，在所述导通控制信号gl控制下，处在导通和关断两种状态。
所述导通控制才莫块U61，受所述时钟PH1控制，在相应地时间段输出导 通控制信号gl到节点A，控制PMOSFET管SW1的导通和关断；当PMOSFET 管SW1处在导通状态时，所述电压恒定模块U62在节点A和PMOSFET管 SWl的源极之间产生一个恒定的电压，该电压即为PMOSFET管SWl的栅 极和源极之间的电压，为PMOSFET管SWl的导通电压。PMOSFET管SWl 在导通电压恒定时，导通电阻也将为恒定的值。
参照图7，是本实施例所述一种开关电容电路的优选方案示意图。
优选的，所述电压恒定模块U61包括PMOSFET管PM1、 PM2,其中PMOSFET管PM2的漏极和栅极都与PMOSFET管PM1的源极相接， 源极与输入信号相接；
PMOSFET管PM1的漏才及和4册极都与节点A相接。
优选的，所述导通控制模块U62包括PMOSFET管PM3，电容C 1 、 C2， PMOSFET管SW2以及一个反向器，其中
反向器的输入端接时钟PH1,输出端接电容C2;电容C2的另一端接 PMOSFET管PM3的漏极；PMOSFET管PM3的源极和栅极都接地线；
电容C1的一端接时钟PH1，另一端接节点A;开关SW2的漏极接节点 A,源极接输入信号，栅极接到电容C2和PMOSFET管PM3之间。
综上所述，本发明所提出的一种模拟信号采样电路以及一种开关电容电 路，通过设置电压恒定模块，能使作为开关使用的PMOSFET管的导通电压 与输入信号无关，不随输入信号变化而变化，从而使所述开关的导通电阻恒 定，能使电路具有高线性度的特点；同时，通过设置所述开关的导通控制模 块，能使电路对低于电路中最低电位的输入信号进行处理。
本说明书中的实施例中，每个实施例重点说明的都是与其他实施例的不 同之处，各个实施例之间相同相似的部分互相参见即可。
以上对本发明所提供的一种模拟信号采样电路以及一种开关电容电路， 进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了 阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同 时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式
及应 用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的 限制。
权利要求
1、一种模拟信号采样电路，包括开关SW4、SW5，电容Cs、Cint以及运算放大器Al，其中开关SW4受时钟PH1控制，一端接节点n1，另一端接参考电压；开关SW5受时钟PH2控制，一端接节点n1，另一端接运算放大器Al的反相输入端；运算放大器Al的同相输入端接参考电压，反相输入端和输出端之间并联积分电容Cint；电容Cs作为采样电容接在节点n1和节点n2之间；其特征在于，所述模拟信号采样电路还包括开关电路模块U1，包括导通控制子模块U11、电压恒定子模块以及PMOSFET管SW1；所述导通控制子模块U11接在节点A和输入信号之间，在时钟PH1控制下，输出导通控制信号g1到节点A；电压恒定子模块，接在节点A和输入信号之间，在所述导通控制信号g1控制下，产生恒定电压，作为PMOSFET管SW1导通时的栅源极之间电压；PMOSFET管SW1的源极接输入信号，栅极接节点A，漏极接所述节点n2，在所述导通控制信号g1控制下处在导通和关断两种状态。开关电路模块U2，包括导通控制子模块U21以及PMOSFET管SW3；所述导通控制子模块U21接在PMOSFET管SW3的栅极和地线之间，在时钟PH2控制下，输出导通控制信号g2到PMOSFET管SW3的栅极；PMOSFET管SW3的源极接地线，漏极接所述节点n2，在所述导通控制信号g2控制下处在导通和关断两种状态。
2、 根据权利要求1所述的电路，其特征在于，所述电压恒定子模块包 括PMOSFET管PMl、 PM2,其中PMOSFET管PM2的漏极和栅极都与PMOSFET管PM1的源极相接， PMOSFET管PM2的源极与输入信号相接；PMOSFET管PM1的漏极和栅极都与节点A相接。
3、 根据权利要求1所述的电路，其特征在于，所述导通控制子模块Ull 包括PMOSFET管PM3,电容C 1、 C2, PMOSFET管SW2以及一个反向器，其中反向器的输入端接时钟PH1，输出端接电容C2;电容C2的另一端接 PMOSFET管PM3的漏极；PMOSFET管PM3的源极和栅极都接地线；电容C1的一端接时钟PH1，另一端接节点A;开关SW2的漏极接节点 A，源极接输入信号，栅极接到电容C2和PMOSFET管PM3之间。
4、 根据权利要求1或2所述的电路，其特征在于，所述电压恒定子模 块产生恒定电压，作为PMOSFET管SW1导通时的栅源极之间电压，使 PMOSFET管SW1的导通电阻恒定。
5、 根据权利要求1所述的电路，其特征在于，所述导通控制子模块U21 包括电容C3和PMOSFET管PM4，其中电容C3的一端接时钟PH2，另 一端接开关SW3的栅极；PMOSFET管PM4的栅极和源极都接地线，漏才及接开关SW3的栅极。
6、 一种开关电容电路，其特征在于，包括导通控制模块，接在节点A和输入信号之间，用于在时钟PHI控制下， 输出导通控制信号gl到节点A;电压恒定模块，接在节点A和输入信号之间，在所述导通控制信号gl 控制下，产生恒定电压，作为PMOSFET管SW1导通时的栅源极之间电压；PMOSFET管SW1 ，源极接输入信号，栅极接节点A,漏极作为信号输 出端，在所述导通控制信号gl控制下，处在导通和关断两种状态。
7、 根据权利要求6所述的电路，其特征在于，所述电压恒定模块包括 PMOSFET管PM1、 PM2，其中PMOSFET管PM2的漏极和栅极都与PMOSFET管PM1的源极相接， PMOSFET管PM2的源极与输入信号相接；PMOSFET管PM1的漏极和栅极都与节点A相接。
8、 根据权利要求6所述的电路，其特征在于，所述导通控制模块包括 PMOSFET管PM3，电容Cl、 C2, PMOSFET管SW2以及一个反向器，其 中反向器的输入端接时钟PH1,输出端接电容C2;电容C2的另一端接PMOSFET管PM3的漏极；PMOSFET管PM3的源极和栅极都接地线；电容C1的一端接时钟PH1，另一端接节点A;开关SW2的漏极接节点A，源极接输入信号，栅极接到电容C2和PMOSFET管PM3之间。
9、根据权利要求6或7所述的电路，其特征在于，所述电压恒定模块，产生恒定电压，作为PMOSFET管SW1导通时的栅源极之间电压，使PMOSFET管SW1的导通电阻恒定。
全文摘要
本发明提供了一种模拟信号采样电路，能够使电路具有高线性度，同时，能实现对低于电路中最低电压的信号进行处理。所述模拟信号采样电路通过设置电压恒定模块，产生恒定的电压，作为被用作开关管的PMOSFET管导通时的栅源极之间的电压，能使PMOSFET管处在导通状态时，栅极与源极之间的电压保持恒定，不随输入信号的变化而变化，从而使PMOSFET管的导通电阻也不随输入信号的变化而变化，最终使PMOSFET管具有恒定的导通电阻，使经过PMOSFET管的信号失真很小，实现了高线性度采样。本发明还提供了一种开关电容电路。
文档编号G11C27/02GK101587753SQ20091008780
公开日2009年11月25日 申请日期2009年6月26日 优先权日2009年6月26日
发明者川 龚 申请人:北京中星微电子有限公司