专利名称：芯片擦除方法
技术领域：
本发明涉及闪存器件，尤其是闪存器件中的芯片擦除方法。
背景技术：
闪存(Flash Memory)是一种非易失性的存储器，在断电情况下仍能保持所存储的 数据信息。闪存是电子可擦除只读存储器(EEPROM)的变种，区别于EEPROM仅能在字节水 平上进行删除和重写，闪存能够执行整个芯片的擦写，从而具有比EEPROM更快的速度。芯片擦除(chip erase)是闪存中的一种重要操作。现有技术中，通常采用这样的 芯片擦除方法首先，对芯片中的全部字线进行译码，以获得所有字线的地址；接着，根据 译码结果同时选中全部字线；然后，对所选中的字线同时进行置位，例如统一置高电平或低 电平，从而擦除全部字线中原先的数值。参考图1，闪存至少包括译码器110，用于对字线进行译码；以及字线阵列120。当 闪存执行芯片擦除功能时，首先通过译码器110对字线进行译码。例如，所述闪存具有4nk 条字线，对应地译码器100可包括η条位线，通过将每一条位线的值置为1或者置为0，以 确定译码器100的译码结果所对应的字线。接着，参考图2，通过使能信号同时选中所有字 线，例如，所述使能信号X可为脉冲信号，或上升沿信号，当出现所述使能信号时，译码所对 应的所有字线都被施加一预定电压值，例如电源电压值。以选中所述字线。然后，再通过擦 除信号对所有的字线同时进行置位，以完成擦除操作。然而，在现有技术中，当同时对芯片中所有字线进行译码并选中时，所有的字线被 预施加至同一电压值，这使得在所有字线被选中的瞬间会产生很大的功耗。所产生的瞬间 高功耗会带来诸多问题，例如拉低了电源电压的值，从而影响芯片的正常工作，而且会产生 部分字线未被选中的情况，从而无法完成芯片擦除的操作。甚至，还会产生将会在芯片内部 产生一些负效应，例如产生P型FET的前向偏置，进而导致闩锁(latch up)效应。为了避免上述问题，有必要提供一种芯片擦除方法。
发明内容
本发明解决的技术问题是提供一种芯片擦除方法，以解决在执行芯片擦除操作时 存在的瞬时高功耗及其可能带来的后续问题。为解决上述技术问题，本发明提供了一种芯片擦除方法，包括通过译码获得对应 的字线，其中还包括将译码获得的所述对应的字线分成预定部分，分别依次选中各部分的 字线；对所有选中的字线同时执行芯片擦除操作。可选的，根据芯片功率大小以及字线译码的功耗确定将所述字线分成的预定部分 的数目。可选的，所述预定部分的数目为2的自然数次幂。可选的，所述预定部分为2、4、8和16中之一。与现有技术相比，本发明操作简便，可根据芯片功率大小以及字线译码的功耗对
3字线译码分分部分完成，实现了工耗和译码效果的均衡，降低了译码时的瞬时功耗，避免了 由此而带来的诸多问题。
图1是现有技术中译码装置和字线阵列的结构示意图；图2是现有技术中所有字线被同时选中的波形示意图；图3是本发明芯片擦除方法一种实施方式的流程示意图；图4是本发明芯片擦除方法一种实施方式中字线被分为4个预定部分的结构示意 图；图5是本发明芯片擦除方法一种实施方式中被分为预定部分的字线分别被选中 的波形示意图。
具体实施例方式发明人在总结了大量的实践经验之后，提出了一种新型的芯片擦除方法，通过将 译码获得的字线分成预定部分并分别选中各部分的字线，此后再执行擦除，从而避免了由 于同时对所有字线进行译码和选中而带来的瞬时高功耗，以及由于瞬间功耗的增大而带来 的电源电压降低等诸多问题，有效地节省了工时和能耗，保证了芯片的正常工作。下面结合附图和具体实施例，对本发明芯片擦除方法的实施方式作进一步说明。参考图3，本发明芯片擦除方法的一种实施方式可包括步骤Si，通过译码获得对应的字线；步骤S2，将译码获得的所述对应的字线分成预定部分，分别依次选中各部分的字 线.
一入 ，步骤S3，当完成所有字线的译码之后，执行芯片擦除动作。其中，步骤Sl中所采用的译码方法可为逐位译码的方式，例如根据各个字位的值 来确定对应的所述字线，对于包含8位位线(分别为街 彻)的译码器而言，其译 码结果可对应于28条字线，其中，与获得第35条字线的译码结果相对应的译码器的位线取 值为00100011。此外，步骤Sl中所述译码还可包括其它译码方法，本领域技术人员应能理 解关于具体译码方法的选择并不对本发明构思造成影响。在步骤S2中，可根据芯片功率大小以及字线译码的功耗确定所述字线分成的预 定部分的数目。具体来说，当所有字线同时选中时所产生的功耗相较芯片功率而言较大时， 则可将所述字线分成较多个预定部分；反之，则可将所述字线分成较少个预定部分。其中，所述预定部分的数目可为2的自然数次幂，降低硬件实现复杂度。当所述预 定部分的数目越多，每部分所包含的字线的数目就越少，产生瞬间高功耗的风险就越小，但 是增加执行芯片擦除所消耗的时间；而当所述预定部分的数目越少，瞬间高功耗发生的可 能性就越大。此外，发明人通过多次研究实验发现，由于将字线分为预定部分并分次选中所 需时间与译码的时间相差较多，因此，将当所述预定部分的数目较少时，并不会对执行芯片 擦除的整体时间造成较大的拖延。根据芯片的具体设计要求，例如根据芯片功率大小以及 字线译码的功耗，可选择合适的预定部分的数目，从而在瞬时较低功耗和执行时间之间获 得平衡。例如，可将所述预定部分的数目设置为2、4、8、16等。
4
在具体实施方式
中，例如将所述字线分为4个部分分别进行选中。参考图4，可 从所述字线中选取两个比特位，根据该两个比特位取值的组合将所述字线分为所述4个部 分。例如，字线WL由8位比特构成bAb^Ab^b。，取其末两个比特位bA。b^o = 00时 所对应的字线WLl为第一部分；bA = 01时所对应的字线WL2为第二部分；bA = 10时所 对应的字线WL3为第三部分出札=11时所对应的字线WL4为第四部分。其中，上述字线 WLl、字线WL2、字线WL3和字线WL4分别包含26条字线。在其它实施例中，还可将所述字线分为2个部分，或分为8个部分。其中，将所述 字线分为2个部分时，可从所述字线中选取一个比特位bi; i为0-7中任意一个整数；每部 分字线各包含27条字线。而将所述字线分为8个部分时，可从所述字线中任选三个比特位 bmbnbi; m、n、1分别各为0-7中不同的整数AnKb1 = 000时所对应的字线WLl为第一部分； b^^ = 001时所对应的字线WL2为第二部分^nXb1 = 010时所对应的字线WL3为第三部 分^nXb1 = 011时所对应的字线WL4为第四部分^nKb1 = 100时所对应的字线WL5为第 五部分^nXb1 = 101时所对应的字线WL6为第六部分^nKb1 = 110时所对应的字线WL7 为第七部分^nXb1 = 111时所对应的字线WL8为第八部分。其中，上述字线WL1、字线WL2、 字线WL3、字线WL4、字线WL5、字线WL6、字线WL7和字线WL8分别包含25条字线。接着，逐部分选中每部分的字线。参考图5，通过设置使能信号X，使得在每个上升 沿时，将对应部分的字线拉升至第一电压值VDD1，从而实现对所述对应部分字线的选中。使 能信号X还可为其它信号形式，例如可为矩形波信号，或者脉冲信号等。由于字线被分为若 干部分，每部分所包含的字线的数目减少，然后，当所有字线都被选中时，执行步骤S3，进行芯片擦除，具体来说，参考图5， 可将所有选中的字线的电压调整至某一电压值VEE，从而实现擦除动作。相较于现有技术，上述本发明芯片擦除方法通过将所述字线分成预定部分，并逐 部分对所述字线进行选中，从而避免了由于同时对所有字线进行译码和选中而带来的瞬时 高功耗，以及由于瞬间功耗的增大而带来的电源电压降低等诸多问题，有效地节省了工时 和能耗，保证了芯片的正常工作。。虽然本发明已通过较佳实施例说明如上，但这些较佳实施例并非用以限定本发 明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各 种改正和补充，因此，本发明的保护范围以权利要求书的范围为准。
权利要求
一种芯片擦除方法，包括通过译码获得对应的字线，其特征在于，还包括将译码获得的所述对应的字线分成预定部分，分别依次选中各部分的字线；对所有选中的字线同时执行芯片擦除操作。
2.如权利要求1所述的芯片擦除方法，其特征在于，根据芯片功率大小以及字线译码 的功耗确定将所述字线分成的预定部分的数目。
3.如权利要求1所述的芯片擦除方法，其特征在于，所述预定部分的数目为2的自然数次幂。
4.如权利要求3所述的芯片擦除方法，其特征在于，所述预定部分为2、4、8和16中之
全文摘要
一种芯片擦除方法，包括通过译码获得对应的字线，其中还包括将译码获得的所述对应的字线分成预定部分，分别依次选中各部分的字线；对所有选中的字线同时执行芯片擦除操作。本发明通过将字线进行译码并分部分选中，避免了字线同时译码并选中的一瞬间对功率的巨大消耗，减轻了对电源电压的影响，能够有效地实现芯片擦除动作。
文档编号G11C16/16GK101964211SQ20101050461
公开日2011年2月2日 申请日期2010年10月12日 优先权日2010年10月12日
发明者杨光军 申请人:上海宏力半导体制造有限公司