专利名称：用于多级单元(mlc)存储单元的非顺序编码方案的制作方法
用于多级单元(MLC)存储单元的非顺序编码方案
发明内容
本发明的多个实施例一般涉及管理多级单元(MLC)存储单元的阵列。根据多个实施例，非顺序编码方案被选择成相关于与多个物理状态的每一个相关联的写尝试向选定MLC存储单元的多个可用物理状态的每ー个分配不同多位逻辑值。然后，相关于所选非顺序编码方案，向选定MLC存储单元写入数据。表征本发明的多个实施例的这些和其它特征和优点可考虑以下具体讨论和附图
来理解。
图I是根据本发明多个实施例进行操作的示例性数据储存设备的概括功能示图。图2示出用于从图I的数据存储设备阵列读取数据或向其写入数据的电路的示例性功能框图。图3示出根据ー些实施例被表征为自旋转矩转移随机存取存储器(STRAM)存储单元的MLC存储单元。图4是根据其它实施例被表征为STRAM存储单元的MLC存储单元。图5示出根据另外实施例被表征为STRAM存储单元的MLC存储单元的部分。图6绘出图5的存储单元的多个示例性物理状态和相应操作特征。图7示出向图5-6的存储单元分配不同的编码方案。图8列出可被选择用于图5-6的存储单元的可用、替换编码方案的布局。图9图示了图8的替换编码方案中每ー个的总能耗数据。图10示出根据多个实施例进行操作的多个MLC闪存单元。图11是由图10的单元构成的闪存阵列的示意图。图12示出根据两个替换编码方案，可用于在MLC闪存单元中存储数据的不同阈值电压。图13示出根据多个实施例用于为存储单元选择适当编码方案的例程。
具体实施例方式本公开一般涉及对多级单元(MLC)存储阵列的管理。固态存储器是为了在形状因数不断减小的情况下提供可靠的数据存储和更快的数据传递速率而正在开发的技木。最近的进展包括使用采用MLC (多级单元)编程的多位固态存储単元。MLC単元允许每单元存储一位以上的数据。通常，每个单元中的η个存储位可由2"个不同単元状态来表示。例如，如果单个存储器单元被配置成具有2*2 = 4个不同状态S1、S2、S3和S4，则对应于逻辑状态00、01、10或11的η = 2位数据能够存储在该单元中。在这种情形中，状态SI可以表示逻辑状态00，S2 = 01，S3 = 10，且S4 = 11。这些不同単元状态可以以不同方式表示。被配置为MLC的NAND闪存单元可以在単元的浮动栅上提供四个不同的电荷级。可以向单元施加不同的控制栅阈值电压，以确定浮动栅上的存储电荷量以及单元的编程状态。最近开发的単元技术，诸如自旋转矩转移随机存取存储器(STRAM)単元，可通过在每个单元内结合多个MTJ(磁隧穿结)被配置成MLC，其中每个MTJ存储单个位。每个MTJ包括自由层和參考层，MTJ依据自由层磁化方向被设置成与參考层磁化方向平行或逆平行而呈现不同的电阻。虽然MLC编程可用于增加数据存储密度，但是与MLC存储单元相关联的一个限制是写尝试中将元件置于不同编程状态比较困难。应该明白，一些编程状态比其它状态更容易实现。例如，MTJ可能遭遇非対称写入特征，这是因为与诸如平行状态之类的其它状态相比，诸如逆平行状态之类的ー些编程状态可能需要较大的电流密度和/或电流脉冲持续时间。单元内诸如MOSFET之类的开关设备的相对取向也可以导致较难和较易的编程方向。通常与MLC存储单元关联的另ー限制是MLC单元的工作寿命随编程电流/电压电平的增加而趋于缩短。例如，被配置成使用单级单元(SLC)编码存储单个位的一些类型的闪存单元在损坏(例如浮动栅/沟道阻挡层物理击穿)之前能够耐受100000次以上的擦 写。将同样的闪存单元配置成MLC単元可能会将其工作寿命降低到损坏之前约5000次擦与。本申请发明人注意到，取决于写到MLC存储单元组的数据模式，多种单元状态并非都以相同统计频率使用。因此，如下所述，本发明的多个实施例一般用于相关于建立多种状态转换所需的写尝试来向ー组MLC存储单元分配特定编码方案。这可以向存储单元提供多种益处，诸如功耗降低、数据吞吐量增加以及工作寿命延长。尽管以下对多个实施例的讨论主要涉及STRAM和闪存单元，但是应该明白，这只是出于说明目的。本文所公开的技术可以适用于任意数量的其它类型易失性和非易失性MLC存储单元。图I提供数据存储设备100的简化框图，示出能够有益地实施本发明多个实施例的示例性环境。设备100包括顶层控制器102和存储模块104。控制器102可以是可编程的或者是基于硬件的，并且提供对与主机设备(未示出)的I/O操作的顶层控制。控制器102可以是独立组件或者可以直接结合到存储模块104中。存储模块可以是设备的主数据存储区域，或者可以构成控制器102的本地高速缓存存储器。图2示出图I的存储空间104的一般表示。数据作为存储单元106的行和列的排布而被存储，并且可由多个行和列控制线访问。単元和访问线的实际配置取决于给定应用的要求。控制逻辑108分别沿多线总线路径110、112和114接收和传递数据、寻址信息和控制/状态值。列和行解码电路116、118向单元106提供适当的切换和其它功能。写入电路120表示操作用于执行向単元106写入数据的写操作的电路元件，并且读取电路122相应地操作用于从单元获取读回数据。所传递数据和其它值的本地缓冲可以经由ー个或多个本地寄存器124来提供。示例性存储单元106在图3中被示为MLC自旋转矩传递随机存取存储器(STRAM)单元。单元106包括分别被标注为MTJl和MTJ2的第一和第二磁隧穿结130、132。被表征为nMOSFET的切换设备134耦合到MTJ，如图所示。在示例性操作中，数据访问操作可以经由位线(BL) 136、源线(SL) 138和字线(WL) 140来执行。在ー些配置中，阵列中多个单元的源线可以连接到公共源平面。MTJ 130、132的每ー个包含參考层142、自由层144和隧穿结146。可以基于自由层144相对于參考层142磁化方向的编程磁取向，将相应MTJ 130、132単独编程为高或低电阻。这些编程电阻可以通过向位线136与源线138之间的单元106施加适当的双向电流来实现。MTJ 130、132可被配置成具有不同的切换特征，例如将MTJl从平行切换成逆平行所需的阈值电流密度可以低于将MTJ2从平行切換成逆平行所需的阈值电流密度。这可以通过多种方式来执行，包括通过向相应MTJ提供不同的面积延伸、层厚、材料成分等等。每个MTJ 130、132存储单个数据位，使得MLC単元106存储总共两个数据位。图4示出MLC单元106的替换配置，其中相应MTJ 130、132以堆叠配置排列。如图3所示，图4的MLC单元也被配置成存储两个数据位，每个MTJ中存储一位。图5提供MLC単元106的另ー配置，其中采用具有由隧穿结156分隔的公共參考 层150和相应自由层152、154的组合MTJ结构148。自由层152、154由FLl和FL2标注，并且分别由具有不同面积延伸的相对软和硬的磁材料制成。通过施加较低幅度的读电流并感测跨单元的总压降，可以在读操作期间感测图3-5的多个MLC结构的编程状态。图6示出图5的示例性结构148的一系列电流-电阻(I-R)曲线。读电流幅度沿X轴160示出，且总单元电阻沿y轴162表示。图3_4的替换MLC结构可以呈现类似的特征。第一 I-R曲线164表示当图5的MTJ结构148被编程为第一状态(SI)(即FLl和FL2两者都具有与參考层150平行的磁化)时单元的电阻。曲线166表示MTJ结构148的第二状态(S2)，其中FLl处于逆平行状态且FL2处于平行状态。曲线168表示FLl处于平行状态且FL2处于逆平行状态的第三状态(S3)。曲线170示出FLl和FL2两者处于逆平行状态的第四状态(S4)。可见，多个状态S1、S2、S3和S4的相应电阻从最低到最高，即Rl < R2 < R3 < R4。给定读电流幅度的示例性电阻值可以是约Rl = O. 5kQ、R2 = I. OkQ、R3 = I. 5k Ω以及R4 = 2. 5kQ的量级。当然，实际感测电阻会依据给定単元的特定配置和操作特征而改变，所以这些值仅仅是说明性的。可能需要切换电流的幅度变化以将MLC结构148从ー个状态转换成另ー状态。这是由于多个因素，诸如改变较高矫顽カ和较硬磁畴的位磁化所需的较大编程能量。表I列出在MTJ结构148的编程逻辑状态组合之间转换所需的示例性切换电流。这些值是通过对特定単元的经验分析而获得的；应该明白，不同类型的単元可以提供不同的結果。
权利要求
1.ー种方法，包括 相关于与选定多级单元(MLC)存储单元的多个可用物理状态的每ー个相关联的写尝试，选择向所述多个物理状态的每ー个分配不同多位逻辑值的非顺序编码方案；以及相关于所述非顺序编码方案，向所述选定MLC存储单元写入数据。
2.如权利要求I所述的方法，其特征在于，所述MLC存储单元适于相关于所述单元的2n个物理状态来存储η个独立位，其中η大于I。
3.如权利要求I所述的方法，其特征在于，所述MLC存储单元适于以N个不同物理状态存储数据，其中N大于1，并且所述所选非顺序编码方案是从共N !个可用编码方案中选择的。
4.如权利要求I所述的方法，其特征在于，所述选择步骤包括通过向所述MLC存储单元施加写电流来将所述単元依次转换到多个可用物理状态的每ー个，对于毎次转换测量所述写电流的幅度，以及相关于所述所测量的写电流选择非顺序编码方案。
5.如权利要求I所述的方法，其特征在于，所选编码方案向具有相对较低电阻的第一物理状态分配第一多位逻辑值，向具有相对高电阻的第二物理状态分配第二多位逻辑值，以及向具有在所述第一和第二物理状态的电阻之间的电阻的第三物理状态分配第三多位逻辑值，其中所述第三多位逻辑值大于所述第一和第二多位逻辑值。
6.如权利要求I所述的方法，其特征在于，对于MLC存储单元，所选非顺序编码方案提供比顺序编码方案低的总能耗水平。
7.如权利要求I所述的方法，其特征在于，所述选择步骤包括向其中布置了MLC存储单元的存储阵列存储数据，累积对于在存储步骤期间向所述阵列写入的每个多位逻辑值的频率统计，以及使用所存储的频率统计来标识所选非顺序编码方案。
8.如权利要求I所述的方法，其特征在干，存储单元的物理状态包括第一、第二、第三和第四电阻Rl、R2、R3、R4使得Rl < R2 < R3 < R4，其中所述电阻以除了 BI < Β2 < Β3<Β4和Β4 < Β3 < Β2 < BI之外的次序分别被分配给对应的多位逻辑值BI、Β2、Β3、Β4。
9.如权利要求I所述的方法，其特征在干，存储单元的物理状态包括第一、第二、第三和第四阈值电压V1、V2、V3、V4使得Vl <V2 < V3 < V4，其中所述电压以除了 BI < B2 < B3<B4和B4 < B3 < B2 < BI之外的次序分别被分配给对应的多位逻辑值BI、B2、B3、B4。
10.如权利要求I所述的方法，其特征在于，所述选择步骤包括标识用于MLC存储单元的可用替换编码方案布局，其中所述布局中的每个方案对物理状态分配建立不同的多位逻辑值，依次使用每个方案向其中布置了 MLC存储单元的阵列写入数据，以及从呈现最低总能耗的布局选择非顺序方案。
11.ー种方法，包括 提供多级单元(MLC)存储单元阵列，每个单元适于相关于所述单元的2"个物理状态存储η个独立位,其中η大于I ; 向所述阵列分配非顺序编码方案，所述非顺序编码方案相关于实现所述物理状态所需的写尝试，将选定单元的每个物理状态与逻辑位值的不同η位组合相关联；以及使用所分配的编码方案，向选定单元写入选定的逻辑位值的η位组合。
12.如权利要求11所述的方法，其特征在干，MLC存储单元被表征为各自具有多个磁隧穿结(MTJ)的STRAM存储单元。
13.如权利要求11所述的方法，其特征在于，所述MLC存储单元被表征为闪存存储单元。
14.如权利要求11所述的方法，其特征在于，所述分配步骤包括通过向选定单元施加写电流来将所述単元依次转换到多个可用物理状态的每ー个，对于每次转换测量所述写电流的幅度，以及相关于所述所测量的写电流选择非顺序编码方案。
15.如权利要求11所述的方法，其特征在于，所分配的编码方案将第一多位逻辑值与具有相对较低电阻的第一物理状态相关联，将第二多位逻辑值与具有相对高电阻的第二物理状态相关联，以及将第三多位逻辑值与具有在所述第一和第二物理状态的电阻之间的电阻的第三物理状态相关联，其中所述第三多位逻辑值大于所述第一和第二多位逻辑值。
16.如权利要求11所述的方法，其特征在于，所述分配步骤包括根据写命令和被安排为多位逻辑值的关联写数据的预定序列向存储阵列存储数据，对在存储数据步骤期间向所述阵列写入的每个多位逻辑值累积频率统计，将所述频率统计存储在存储器中，以及使用所存储的频率统计来标识所分配的非顺序编码方案。
17.如权利要求11所述的方法，其特征在于，还包括生成将每个物理状态与关联的逻辑位值η位组合相关联的变换表，将所述变换表存储在存储器中，在写入步骤中使用所述变换表来将选定单元设置在与待写入的选定逻辑位值η位组合相对应的选定物理状态，以及在后续读取步骤使用所述变换表来恢复存储到阵列的数据。
18.ー种装置，包括 多级单元(MLC)存储单元阵列，每个单元适于相关于所述单元的2"个物理状态存储η个独立位，其中η大于I ; 控制器，适于向所述阵列分配非顺序编码方案，所述非顺序编码方案相关于实现物理状态所需的写尝试将选定单元的每个物理状态与不同多位逻辑值相关联，并且随后指导对所述阵列的写操作以使用所分配的编码方案向选定单元写入选定的多位逻辑值。
19.如权利要求18所述的装置，其特征在于，还包括存储变换表的存储器，所述变换表将物理状态的每一个与其关联多位逻辑值相关联，其中所述控制器在对所述阵列的写入和读取操作期间使用所述变换表。
20.如权利要求18所述的装置，其特征在于，所述控制器适于标识用于MLC存储单元的可用替换编码方案布局，其中所述布局中的每个方案对物理状态分配建立不同的多位逻辑值，指导依次使用每个方案向所述阵列写入数据，以及从呈现最低总能耗的布局选择非顺序方案。
全文摘要
提供一种用于多级单元(MLC)存储单元的非顺序编码方案。具体而言，提供一种用于管理多级单元(MLC)存储单元阵列的装置和方法。根据多个实施例，非顺序编码方案被选择成相关于与多个物理状态的每一个相关联的写入尝试，向选定MLC存储单元多个可用物理状态的每一个分配不同的多位逻辑值。然后，相关于所选非连续编码方案向选定MLC存储单元写入数据。在一些实施例中，MLC存储单元包括自旋转矩转移随机存取存储器(STRAM)存储单元。在其它实施例中，MLC存储单元包括MLC闪存存储单元。
文档编号G11C7/10GK102693759SQ20121009630
公开日2012年9月26日 申请日期2012年3月22日 优先权日2011年3月23日
发明者D·斯蒂阿迪, P·J·赖安, Y·陈 申请人:希捷科技有限公司