可编程lsi的制作方法

专利名称：可编程lsi的制作方法
技术领域：
本发明涉及半导体器件。特定地，本发明涉及可编程LSI以及包括这些可编程LSI的半导体器件。此外，本发明涉及包括这些半导体器件的电子器件。
背景技术：
与常规的专用集成电路(ASIC)和门阵列相比，可编程LSI在降低开发期方面显示出灵活性并且在设计规格方面显示出变化，这是有利的。可编程LSI广泛地在半导体器件中使用。可编程LSI包括，例如多个逻辑元件以及这些逻辑元件之间的布线。当改变这些逻辑元件的功能时，可以改变可编程LSI的功能。这些逻辑元件包括，例如查找表等。该查 找表基于关于输入信号的设置数据进行运算处理使得该输入信号用作输出信号。这里，该设置数据存储在对应于这些逻辑元件的存储电路中。也就是说，查找表可以根据存储在逻辑电路中的数据进行不同的运算处理。从而，当在存储电路中存储特定的设置数据时，这些逻辑元件的功能可以被指定。查找表的设置数据等等称为配置数据。另外，对应于逻辑元件并且存储配置数据的存储电路称为配置存储器。此外，配置数据在配置存储器中的存储称为配置。具体地，存储在配置存储器中的配置数据的重写(刷新)称为重新配置。当产生期望的配置数据(对期望的配置数据编程)并且进行配置时，可编程LSI的电路结构可以变成适合于用户请求的电路结构。可编程LSI —般在包括可编程LSI的半导体器件的操作停止的条件下进行配置(静态配置)。相比之下，当半导体器件操作以便进一步开发可编程LSI的特征时用于进行配置(动态配置)的技术已经引起注意。作为用于进行动态配置的方法，专利文献I公开了一种方法，其中独立于配置存储器提供动态随机存取存储器(DRAM)并且要写入该配置存储器中的配置数据存储在DRAM中。使用静态随机存取存储器(SRAM)形成配置存储器。专利文献I示出用于通过从DRAM读取配置数据并且将该配置数据写入SRAM(其是配置存储器)而在短时间内进行配置的可编程LSI。[参考]专利文献I :日本公开专利申请号10-285014。

发明内容
为了降低功耗，已经提出驱动方法，电源电压对整个半导体器件的供应或对半导体器件的部分的供应通过该驱动方法被暂时停止并且仅在需要时在需要供应的电路块中选择电源电压供应(这样的方法在下文中称为常断驱动)。这里，如果在专利文献I中公开的可编程LSI采用常断驱动，当对可编程LSI的电源电压供应被停止时，存储在配置存储器中的配置数据因为SRAM(其是易失性存储电路)用作配置存储器而丢失。从而，当再次供应电源电压时，需要将配置数据写入配置存储器。因此，在再次供应电源电压之后，可编程LSI需要花很长的时间来实现其功能(起动)(即，起动时间是长的)。因此，因为在专利文献中公开的可编程LSI花很长时间来起动，难以频繁地停止电源电压供应以便降低功耗。从而，很难说，在专利文献I中公开的可编程LSI适合于常断驱动。从而，目的是提供低功率可编程LSI，其采用常断驱动以及快速起动。目的是提供可以进行动态配置的可编程LSI。本发明中的可编程LSI (称为可编程逻辑电路)的一个方面包括多个逻辑元件。这些多个逻辑元件每个包括配置存储器。这些逻辑元件的每个进一步包括用于根据存储在配置存储器中的配置数据进行不同的运算 处理并且改变这些逻辑元件之间的电连接的器件。甚至在电源电压供应停止后能够保留存储数据(配置数据)的存储电路用作配置存储器。本发明中的可编程LSI的一个方面包括多个逻辑元件。这些多个逻辑元件每个包括配置存储器、查找表和选择电路。在这些多个逻辑元件的每个中，存储在配置存储器中的配置数据输入到该查找表，并且该查找表根据配置数据进行不同的运算处理。存储在配置存储器中的配置数据输入到选择电路，并且该选择电路根据配置数据改变这些逻辑元件之间的电连接。甚至在电源电压供应停止后能够保留存储数据(配置数据)的存储电路用作配置存储器。本发明中的可编程LSI的一个方面包括多个逻辑元件。这些多个逻辑元件每个包括配置存储器、查找表、选择电路和寄存器。在这些多个逻辑元件的每个中，存储在配置存储器中的配置数据输入到该查找表，并且该查找表根据配置数据进行不同的运算处理。存储在配置存储器中的配置数据输入到选择电路，并且该选择电路根据配置数据改变这些逻辑兀件之间的电连接。来自查找表的输出信号以及时钟信号输入到寄存器，并且该寄存器与该时钟信号同步地输出对应于输出信号的信号。甚至在电源电压供应停止后能够保留存储数据(配置数据)的存储电路用作配置存储器。注意本发明中的可编程LSI的一个方面可进一步包括存储器元件。该存储器元件存储要输入到多个逻辑元件的配置数据。存储在该存储器元件中的配置数据的至少部分被输入并且存储在配置存储器中。该存储器元件可包括甚至在电源电压供应停止后能够保留存储数据(配置数据)的存储电路。本发明中的可编程LSI的一个方面可以进一步包括用于控制对多个逻辑元件的电源电压供应的电源电路。该电源电路可以例如选择性地供应电源电压给多个逻辑元件中的一些并且停止对剩余逻辑元件的电源电压供应。(配置存储器的特定示例)用作配置存储器的存储电路可以包括一组易失性和非易失性存储电路。在进行常断驱动的情况下，具有该结构的配置存储器可以在非易失性存储电路中停止电源电压供应之前存储保留在易失性存储电路中的数据(配置数据)(在下文中，该操作也叫作数据存储)。当停止电源电压供应时，数据(配置数据)可以保留在非易失性存储电路中(在下文中，该操作也叫作数据等待)。然后，在选择电源电压供应之后，保留在非易失性存储电路中的数据(配置数据)输入到易失性存储电路(在下文中，该操作也叫作数据提供)，使得在停止电源电压供应之前保留的数据(配置数据)可以再次保留在易失性存储电路中。
这里，易失性存储电路包括至少两个运算电路。可以形成反馈回路，其中来自一个运算电路的输出被输入另一个运算电路并且来自该另一个运算电路的输出被输入该一个运算电路。具有这样的结构的易失性存储电路的示例包括触发电路和锁存电路。注意在配置存储器中，可对用于存储I位数据的一个易失性存储电路提供用于存储I位数据的多个非易失性存储电路。在进行常断驱动的情况下，具有该结构的配置存储器可以在电源电压供应停止之前在多个非易失性存储电路中存储不同的数据块(配置数据)。当停止电源电压供应时，可以进行这些数据块的等待。然后，当选择电源电压供应时，从多个非易失性存储电路选择一个非易失性存储电路，并且可以对易失性存储电路提供在选择的非易失性存储电路中保留的I位数据。采用该方式，可以从多个状态选择配置存储器在供应电源电压之后的状态。作为在配置存储器中使用的非易失性存储电路，可以使用包括晶体管(其的关断态电流极其低)和电容器(其一对电极中的一个电极在该晶体管关断时电连接到设置处于浮动状态的节点)的存储电路。注意该晶体管的栅电容可以用作电容器。存储电路根据数 据通过控制电容器的一个电极的电势(或对应于该电势的电荷的量)存储数据。例如，存储电路可以在电容器中持有预定电荷的状态对应于“ I ”和电容器中未持有电荷的状态对应于“0”时存储I位数据。这里，作为关断态电流极其低的晶体管，可以使用在层或衬底(其包括带隙比硅的带隙更宽的半导体)中具有沟道的晶体管。化合物半导体是带隙比硅的带隙更宽的半导体的示例。化合物半导体的示例包括氧化物半导体和氮化物半导体。在氧化物半导体层中具有沟道的晶体管可以用作例如关断态电流极其低的晶体管。在非易失性存储电路中，当关断态电流极其低的晶体管关断时，电容器的一个电极的电势甚至在电源电压供应停止后可以长时间地保持。从而，存储的数据(配置数据)甚至在电源电压供应停止后可以保留在包括非易失性存储电路的配置存储器中。数据在对应于该数据的信号电势输入到预定节点(电容器的该一个电极)之后存储在非易失性存储电路中，关断态电流极其低的晶体管关断，并且节点设置处于浮动状态。从而，非易失性存储电路不易于导致由于重复的数据重写而引起的退化，并且可重写性可以提闻。注意非易失性存储电路可以具有已知的结构。例如，可以使用包括具有磁性隧道结(MTJ)的隧道磁阻(TMR)元件的非易失性存储电路。此外，例如，可以使用包括铁电元件的非易失性存储电路。(存储器元件的特定示例)存储器元件可以包括多个存储电路。注意这些多个存储电路可采用矩阵设置。作为在存储器元件中使用的存储电路，可以使用包括晶体管(其的关断态电流极其低)和电容器(其一对电极中的一个电极在该晶体管关断时电连接到设置处于浮动状态的节点)的存储电路。存储电路的结构可以与例如在配置存储器中使用的非易失性存储电路的结构相似。利用非易失性存储电路，甚至在电源电压供应停止后，配置存储器可以持续长时间地保留配置数据。从而，在电源电压供应停止后，当再次供应电源电压时不需要将配置数据写入配置存储器，使得可编程LSI的起动时间可以缩短。因此，在可编程LSI中，电源电压供应可以被频繁地停止，并且功耗可以通过常断驱动而显著地降低。
在配置存储器包括一组易失性和非易失性存储电路的情况下，当供应电源电压时，配置数据可以存储在易失性存储电路中并且可以从易失性存储电路输出。这里，易失性存储电路(例如，触发电路或锁存电路)的操作速度是高的。从而，配置存储器的存取速度可以增加。采用该方式，可以提供可以进行动态配置的可编程LSI。此外，当可重写性是高的高度可靠的电路用作在配置存储器中使用的非易失性存储电路时，可编程LSI的耐久性和可靠性可以提高。


在附图中
图IA是可编程LSI的框图，并且图IB至ID是配置存储器的电路图；图2A至2C是配置存储器的电路图；图3A至3C是查找表的电路图；图4A和4B是选择电路的电路图；图5A是存储器元件的框图，并且图5B至是存储器单元的电路图；图6是存储器单元阵列的电路图；图7是存储器单元阵列的电路图；图8是存储器单元阵列的电路图；图9A和9B是存储器单元阵列的电路图；图10是预充电电路的电路图；图IlA至IlD是读出放大器(sense amplifier)的电路图；图12A至12G是读出放大器的电路图；图13A至13D图示形成可编程LSI的步骤；图14A至14C图示形成可编程LSI的步骤；图15A至15D图示形成可编程LSI的步骤；图16A至16C是每个图示晶体管(其的沟道在氧化物半导体层中形成)的结构的横截面图；图17A至17B是每个图示晶体管(其的沟道在氧化物半导体层中形成)的结构的横截面图；图18是便携式电子器件的框图；以及图19是电子书阅读器的框图。
具体实施例方式实施例和示例将参照图在下文详细描述。注意本发明不限于下列说明。本领域内技术人员将容易地认识到可以采用各种方式修改本发明的模式和细节而不偏离本发明的精神和范围。本发明因此不应该解释为限于实施例和示例的下列说明。注意，当例如使用相反极性的晶体管或电流流动的方向在电路操作中改变时，“源极”和“漏极”的功能可互换。从而，在该说明书中，术语“源极”和“漏极”可以互换。表达“电连接”意味着部件通过具有任何电动作的物体而互相连接。这里，只要电信号可以在互相连接的部件之间传送和接收，对具有任何电动作的物体没有特定限制。具有任何电动作的物体的示例包括电极、布线、例如晶体管等开关元件、电阻器、电感器、电容器和具有多种功能的元件。即使当独立部件在电路图中互相电连接时，一个导电膜可具有多个部件的功能，例如布线的一部分用作电极。表达“电连接”在该说明书中还意味着一个导电膜具有多个部件的功能。术语“在...上”或“在...下”不必定指部件“直接”放置在另一个部件“上”或“下”。例如，表达“栅极绝缘层上的栅极电极”不排除另一个部件放置在栅极绝缘层和栅极电极之间的情况。在图以及类似物中图示的每个部件的位置、大小、范围等等在一些情况下为了容易理解没有被准确地表示。从而，公开的本发明不必限于图以及类似物中公开的位置、大
小、范围等等。使用例如“第一”、“第二”和“第三”等序数以便避免部件之间的混乱。(实施例I)描述了可编程LSI的一个方面。
图IA示意地图示可编程LSI的结构。该可编程LSI包括多个逻辑元件310和存储器元件300。图IA典型地图示三个逻辑元件310。逻辑元件的数目可以是给定数目。可编程LSI可进一步包括复数个组的多个逻辑元件310和存储器元件300。备选地，可编程LSI可进一步包括倍增器、RAM块、PLL块或I/O元件。该倍增器具有使复数个数据块以高速倍增的功能。RAM块起到用于存储给定数据的存储器的功能。PLL块具有供应时钟信号给可编程LSI中的电路的功能。I/O元件具有控制在可编程LSI和外部电路之间传递的信号的功能。逻辑元件310包括配置存储器311、查找表312、选择电路314和寄存器313。注意逻辑元件310可进一步包括不同的寄存器、复用器或开关。在逻辑元件310中，查找表312根据存储在配置存储器311中的配置数据进行不同的运算处理。
在逻辑元件310中，选择电路314根据存储在配置存储器311中的配置数据改变与不同的逻辑元件310的电连接。例如，选择电路314改变在可编程LSI中提供的布线资源中的电连接。采用该方式，改变逻辑元件310之间的电连接或逻辑元件310与不同的电路(例如，倍增器、RAM块、PLL块或I/O元件)之间的电连接。在逻辑元件310中，来自查找表312的输出信号和时钟信号(CLK)输入到寄存器313，并且对应于该输出信号的信号与该时钟信号(CLK)同步地输出。来自寄存器313的输出信号或来自查找表312的输出信号用作来自逻辑元件310的输出信号并且根据由选择电路314选择的电连接输出到不同的逻辑元件310(例如，相邻的逻辑元件310)等等。这里，在逻辑元件310中，可提供用于选择来自寄存器313的输出信号或选择来自查找表312的输出信号的复用器等等。注意，尽管图IA示意地图示其中配置存储器311安置在一个逻辑元件310中的一个地方的结构，该实施例不限于该结构。配置存储器311可安置在复数个地方使得它们在查找表312、选择电路314等中提供。注意在图IA中的逻辑元件310的结构中，可以不提供寄存器313。备选地，可编程LSI可包括包含寄存器313的逻辑元件310以及不包含寄存器313的逻辑元件310。在不包含寄存器313的逻辑元件310中，查找表312的输出可以用作逻辑元件310的输出。(配置存储器311的结构)图IC图示在配置存储器311中使用的存储电路的一个方面。在图IC中，在配置存储器311中使用的存储电路包括易失性存储电路200和非易失性存储电路10的设置。配置存储器311可以包括存储电路。图IB图示图IC中的非易失性存储电路10的结构。在图IB中，非易失性存储电路10包括晶体管11和电容器12。注意在图IB中，在晶体管11旁边写上“OS”以便指示晶体管11的沟道在氧化物半导体层中形成。晶体管11的栅极电连接到终端W。晶体管11
的源极和漏极中的一个电连接到终端B。晶体管11的源极和漏极中的另一个电连接到电容器12的一对电极中的一个电极。电容器12的一对电极中的另一个电连接到终端C。非易失性存储电路10根据数据通过控制电容器12的该一个电极的电势(或对应于该电势的电荷的量)来存储数据。例如，存储电路可以在电容器12中持有预定电荷的状态对应于“I”以及电容器12中未持有电荷的状态对应于“0”时存储I位数据。在非易失性存储电路10中，因为晶体管11的关断态电流极其低，当晶体管11关断时，电容器12的该一个电极的电势(即，数据)甚至在供应电源电压停止后可以长时间地保持。数据在对应于该数据的信号电势输入到预定节点(电容器12的该一个电极)之后存储在非易失性存储电路10中，晶体管11关断，并且节点设置处于浮动状态。从而，非易失性存储电路10不易于导致由于重复的数据重写而引起的退化，并且可重写性可以提高图IC中的易失性存储电路200包括运算电路201、运算电路202和反馈回路，在该反馈回路中，来自运算电路201的输出输入到运算电路202并且来自运算电路202的输出输入到运算电路201。易失性存储电路200的示例包括触发电路和锁存电路。注意时钟信号可输入到运算电路201和运算电路202中的一个或两者。在图IC中，非易失性存储电路10的终端B电连接到节点M，其存在于运算电路202的输入终端和运算电路201的输出终端之间。易失性存储电路200进一步包括用于在节点M和运算电路201的输出终端之间选择电连接的开关203。开关203的接通或断开由控制信号SELO选择。注意在运算电路201响应于控制信号(例如，时钟信号)选择性地输出信号的情况下，不必定提供开关203，并且可以不提供开关203。控制信号SEL输入到非易失性存储电路10的终端W。注意固定电势(例如，低的电源电势)可以输入到非易失性存储电路10的终端C。描述了在包括配置存储器311 (其包括具有图IC中的易失性存储电路200和非易失性存储电路10的设置的存储电路)的可编程LSI中采用常断驱动的情况。(在电源电压供应期间的操作)当向该设置供应电源电压时，S卩，当向具有该设置的配置存储器311供应电源电压时，开关203由控制信号SELO接通。采用该方式，易失性存储电路200用由运算电路201和运算电路202构成的反馈回路保留数据。也就是说，在图IC的设置中，用易失性存储电路200的反馈回路保留数据(配置数据)输入，并且数据(配置数据)从易失性存储电路200的反馈回路输出。易失性存储电路200的反馈回路可以高速地保留并且输出数据(配置数据)。从而，可以容易地进行动态配置。
(数据存储的操作)如上文描述的，当用易失性存储电路200的反馈回路保留数据(配置数据)时或之后，非易失性存储电路10中的晶体管11由控制信号SEL导通，这时开关203由控制信号SELO保持接通。从而，易失性存储电路200中的节点M的电势输入到非易失性存储电路10中的电容器12的该一个电极，使得保留在易失性存储电路200中的数据可以存储在非易失性存储电路10中。采用该方式，可以存储数据。(数据等待的操作)当非易失性存储电路10中的晶体管11在存储数据后关断，使存储在非易失性存储电路10中的数据没有随着来自易失性存储电路200的信号而变化。采用该方式，可以进行数据等待。在非易失性存储电路10中，因为晶体管11的关断态电流极其低，当晶体管11 关断时，电容器12的该一个电极的电势(即，数据)甚至在电源电压供应停止后可以长时间地保持。在如上文描述的那样进行数据等待后，停止对配置存储器311的电源电压供应。(数据供应的操作)在选择对该设置的电源电压供应后，S卩，在起动对具有该设置的配置存储器311的电源电压供应后，开关203由控制信号SELO断开并且非易失性存储电路10中的晶体管11由控制信号SEL导通。采用该方式，非易失性存储电路10中的电容器12的该一个电极的电势(或对应于该电势的电荷的量)输入到易失性存储电路200中的节点M。然后，开关203由控制信号SELO接通。因此，保留在非易失性存储电路10中的数据(配置数据)输入到易失性存储电路200使得反馈回路可以保留数据。采用该方式，数据可以供应给易失性存储电路200。这里，易失性存储电路200具有比非易失性存储电路10更高的数据写入速度和数据读取速度；从而，该设置(其中选择电源电压供应)的操作速度可以增加。从而，可以容易地进行动态配置。注意在运算电路201是用于响应于控制信号(例如，时钟信号)选择性地输出信号的电路并且未提供开关203的情况下，当开关203在上文的描述中断开时，控制运算电路201使得运算电路201没有输出信号(即，运算电路201的输出是受限的组合)。用于驱动除运算电路201外的电路的方法可以与上文的方法相似。上文是包括配置存储器311 (其包括具有图IC中的易失性存储电路200和非易失性存储电路10的设置的存储电路)的可编程LSI中的常断驱动的说明。(配置存储器311的变化形式I)在配置存储器311中使用的存储电路的结构不限于图IC中的结构。例如，可以使用图ID中的结构。例如，可对用于存储I位数据的一个易失性存储电路提供用于存储I位数据的多个非易失性存储电路。在图ID中的结构中，对易失性存储电路200提供非易失性存储电路10-1和非易失性存储电路10-2。在图ID中的结构中，非易失性存储电路10-1和非易失性存储电路10-2的结构可以与图IB中的非易失性存储电路10的结构相似；从而，因此省略其详细的说明。注意控制信号SELl输入到非易失性存储电路10-1的终端W，控制信号SEL2输入到非易失性存储电路10-2的终端W，并且非易失性存储电路10-1和非易失性存储电路10-2的终端B电连接到节点M。此外，易失性存储电路200的结构可以与图IB中的易失性存储电路200的结构相似；从而，因此省略其详细的说明。在进行常断驱动的情况下，具有带有图ID中的结构的存储电路的配置存储器311在电源电压供应停止之前可以通过控制信号SELl和控制信号SEL2将不同的数据块(配置数据)存储在多个非易失性存储电路(非易失性存储电路10-1和非易失性存储电路10-2)中。当电源电压供应停止时，可以进行这些数据块的等待。然后，当选择电源电压供应时，由控制信号SELl和控制信号SEL2从多个非易失性存储电路(非易失性存储电路10-1和非易失性存储电路10-2)选择一个非易失性存储电路，并且可以对易失性存储电路200提供保留在选择的非易失性存储电路中的I位数据。采用该方式，可以从多个状态选择配置存储器311在供应电源电压之后的状态。当从多个非易失性存储电路(非易失性存储电路10-1和非易失性存储电路10-2)选择一个非易失性存储电路并且对易失性存储电路提供保留在选择的非易失性存储电路中的数据时，可以容易地进行动态配置。
(配置存储器311的变化形式2)例如，在配置存储器311中使用的存储电路可以具有图2C中的结构。在图2C中的易失性存储电路200中，因为不必定需要开关203而未提供图IC中的开关203。图2C中的非易失性存储电路10的终端F电连接到电容器12的该一个电极，如在图2A中图示的。在图2C中，非易失性存储电路10的终端F通过运算电路204和开关205电连接到运算电路202的输出终端以及运算电路201的输入终端。反相器224可以用作例如运算电路204。开关205的接通或断开由控制信号SELR选择。描述了在包括配置存储器311 (其包括具有图2C中的易失性存储电路200和非易失性存储电路10的设置的存储电路)的可编程LSI中采用常断驱动的情况。(电源电压供应期间的操作)当向该设置供应电源电压时，S卩，当向具有该设置的配置存储器311供应电源电压时，开关205由控制信号SELR断开。采用该方式，易失性存储电路200用由运算电路201和运算电路202构成的反馈回路保留数据。也就是说，在图2C的设置中，用易失性存储电路200的反馈回路保留数据(配置数据)输入，并且数据(配置数据)从易失性存储电路200的反馈回路输出。易失性存储电路200的反馈回路可以高速地保留并且输出数据(配置数据)。从而，可以容易地进行动态配置。(数据存储的操作)如上文描述的，当用易失性存储电路200的反馈回路保留数据(配置数据)时或之后，非易失性存储电路10中的晶体管11由控制信号SEL导通，同时开关205由控制信号SELO保持断开。从而，易失性存储电路200中的节点M的电势输入到非易失性存储电路10中的电容器12的该一个电极，使得保留在易失性存储电路200中的数据可以存储在非易失性存储电路10中。采用该方式，可以存储数据。(数据等待的操作)当非易失性存储电路10中的晶体管11在存储数据后关断，使存储在非易失性存储电路10中的数据没有随着来自易失性存储电路200的信号而变化。采用该方式，可以进行数据等待。在非易失性存储电路10中，因为晶体管11的关断态电流极其低，当晶体管11关断时，电容器12的该一个电极的电势(即，数据)甚至在电源电压供应停止后可以长时间地保持。
在如上文描述的那样进行数据等待后，停止对配置存储器311的电源电压供应。(数据供应的操作)在选择对该设置的电源电压供应后，S卩，在起动对具有该设置的配置存储器311的电源电压供应后，开关205由控制信号SELR接通。采用该方式，对应于非易失性存储电路10中的电容器12的该一个电极的电势的信号(或对应于该电势的电荷的量)由反相器224反相，使得该信号可以输入到易失性存储电路200中的节点Mb。因此，保留在非易失性存储电路10中的数据(配置数据)输入到易失性存储电路200使得反馈回路可以保留数据。采用该方式，数据可以供应给易失性存储电路200。这里，易失性存储电路200具有比非易失性存储电路10更高的数据写入速度和数据读取速度；从而，该设置(其中选择电源电压供应)的操作速度可以增加。从而，可以容易地进行动态配置。注意可以使用其中运算电路204是用于响应于控制信号(例如，时钟信号)选择·性地输出信号的电路并且未提供开关205的结构。在该情况下，当开关205在上文的说明中断开时，控制运算电路204使得运算电路204没有输出信号(即，运算电路204的输出是受限的组合)。用于驱动除运算电路204外的电路的方法可以与上文的方法相似。上文是包括配置存储器311 (其包括具有图2C中的易失性存储电路200和非易失性存储电路10的设置的存储电路)的可编程LSI中的常断驱区动的说明。(配置存储器311的变化形式3)例如，在配置存储器311中使用的存储电路可以具有图2B中的结构。在图2B中的存储电路中，非易失性存储电路10包括在易失性存储电路200中。图2B中的非易失性存储电路10的终端F电连接到电容器12的该一个电极，如在图2A中图示的。描述了在包括配置存储器311 (其包括具有图2B中的易失性存储电路200和非易失性存储电路10的设置的存储电路)的可编程LSI中采用常断驱动的情况。(电源电压供应期间的操作)当向该设置供应电源电压时，即，当向具有该设置的配置存储器311供应电源电压时，非易失性存储电路10中的晶体管11由控制信号SEL导通。采用该方式，易失性存储电路200用由运算电路201和运算电路202构成的反馈回路保留数据。也就是说，在图2B的设置中，用易失性存储电路200的反馈回路保留数据输入，并且数据从易失性存储电路200的反馈回路输出。易失性存储电路200的反馈回路可以高速地保留并且输出数据。从而，可以容易地进行动态配置。(数据存储的操作)如上文描述的，当用易失性存储电路200的反馈回路保留数据时，易失性存储电路200中的节点M的电势输入到非易失性存储电路10中的电容器12的该一个电极，使得保留在易失性存储电路200中的数据可以存储在非易失性存储电路10中。采用该方式，可以存储数据。(数据等待的操作)当非易失性存储电路10中的晶体管11在存储数据之后由控制信号SEL关断时，使存储在非易失性存储电路10中的数据没有随着来自易失性存储电路200中的运算电路201的信号而变化。采用该方式，可以进行数据等待。在如上文描述的那样进行数据等待后，停止电源电压供应。
(数据供应的操作)在选择对该设置的电源电压供应后，即，在再次起动对具有该设置的配置存储器311的电源电压供应后，非易失性存储电路10中的晶体管11由控制信号SEL导通。采用该方式，非易失性存储电路10中的电容器12的该一个电极的电势(或对应于该电势的电荷)输入到易失性存储电路200中的节点M。因此，保留在非易失性存储电路10中的数据可以用易失性存储电路200的反馈回路保留。采用该方式，数据可以供应给易失性存储电路200。这里，易失性存储电路200具有比非易失 性存储电路10更高的数据写入速度和数据读取速度；从而，设置(其中选择电源电压供应)的操作速度可以增加。从而，可以容易地进行动态配置。注意在进行数据供应的情况下，当非易失性存储电路10中的晶体管11在选择电源电压供应后由控制信号SEL导通时，没有信号从运算电路201输出(即，运算电路201的输出是受限的组合)，这是优选的。例如，使用用于响应于控制信号(例如，时钟信号)选择性地输出信号的电路作为运算电路201，这是优选的。此外，例如，在运算电路201的输出终端和非易失性存储电路10的终端B之间提供开关等等并且当非易失性存储电路10中的晶体管11在选择电源电压供应后由控制信号SEL导通时断开开关，这是优选的。上文是包括配置存储器311 (其包括具有图2B中的易失性存储电路200和非易失性存储电路10的设置的存储电路)的可编程LSI中的常断驱动的说明。在该实施例中的可编程LSI中，在停止电源电压供应后，当再次供应电源电压时不需要将配置数据写入配置存储器，使得可编程LSI的起动时间可以缩短。因此，在可编程LSI中，电源电压供应可以被频繁地停止，并且功耗可以通过常断驱动而显著地降低。此外，当供应电源电压时，配置数据可以存储在易失性存储电路200中并且从易失性存储电路200输出。这里，易失性存储电路(例如，触发电路或锁存电路)的操作速度是高的。从而，配置存储器311的存取速度可以增加。采用该方式，可以提供可以进行动态配置的可编程LSI。此外，因为可重写性是高的高度可靠的电路用作在配置存储器311中使用的非易失性存储电路时，可编程LSI的耐久性和可靠性可以提高。该实施例可以视情况与其他实施例中的任何实施例结合。(实施例2)在该实施例中，描述了存储器元件300的更具体的方面。存储器元件300可以包括多个存储电路。作为在存储器元件300中使用的存储电路，可以使用包括晶体管(其的沟道在氧化物半导体层中形成)和节点(当该晶体管关断时该节点被设置处于浮动状态)的存储电路(在下文中称为存储器单元)。图5B至图示存储器单元的一个方面。(存储器单元的结构I)图5B中的存储器单元IOOa包括晶体管101、晶体管102和电容器103。晶体管101的沟道在氧化物半导体层中形成。注意在图5B中，在晶体管101旁边写上“OS”以便指示晶体管101的沟道在氧化物半导体层中形成。晶体管101的栅极电连接到终端W。晶体管101的源极和漏极中的一个电连接到终端D。晶体管101的源极和漏极中的另一个电连接到晶体管102的栅极。晶体管102的源极和漏极中的一个电连接到终端S。晶体管102的源极和漏极中的另一个电连接到终端B。电容器103的一对电极中的一个电极电连接到晶体管102的栅极。电容器103的一对电极中的另一个电连接到终端C。这里，每个终端可以电连接到布线或电极。电连接到终端W的布线、电连接到终端C的布线、电连接到终端D的布线以及电连接到终端B的布线也分别称为写入字线、读取字线、数据线和位线。注意数据线和位线可以合并成单个布线。这里，在数字线和位线合并成单个布线的情况下，该布线称为位线。这里，当晶体管101 (其的沟道在氧化物半导体层中形成)关断时设置处于浮动状态的节点可以是晶体管102的栅极或电容器103的该一个电极。(用于驱动存储器单元IOOa的方法)描述了用于驱动图5B中的存储器单元IOOa的方法。首先，描述了将数据写入存储器单元100a。对应于数据(配置数据)的信号电势(输入终端D的信号电势)通过晶体管101输入到晶体管102的栅极和电容器103的该一个电极，该晶体管101由输入到晶体管101的栅极的控制信号(输入终端W的控制信号) 导通。然后，当晶体管101由输入到晶体管101的栅极的控制信号(输入终端W的控制信号)关断时，信号电势在晶体管102的栅极和电容器103的该一个电极中保持。采用该方式，数据可以写入存储器单元100a。这里，晶体管101 (其沟道在氧化物半导体层中形成)的关断态电流极其低。从而，即使当未供应电源电压给存储器单元IOOa时，晶体管102的栅极和电容器103的该一个电极的电势(信号电势)可以长时间地保持。因此，存储器单元IOOa甚至在电源电压供应停止后可以保留数据。然后，描述了从存储器单元IOOa读取数据。晶体管102的源极(终端S)的电势和电容器103的另一个电极(终端C)的电势是晶体管102的源极和漏极之间的状态根据信号电势改变时的电势。这里，晶体管102的源极和漏极之间的状态是非导通态或导通态。通过探测晶体管102的源极和漏极之间的状态，读取保留在存储器单元IOOa中的数据。注意通过控制终端C的电势，晶体管102可以导通，即，不管保留在存储器单元IOOa中的数据如何，晶体管102的源极和漏极之间的状态可以是导通态。此外，通过控制终端C的电势，晶体管102可以关断，即，不管保留在存储器单元IOOa中的数据如何，晶体管102的源极和漏极之间的状态可以是非导通态。上文是用于驱动存储器单元IOOa的方法的说明。当数据如上文描述的那样写入包括在存储器元件300中的多个存储器单元IOOa中的每个并且从包括在存储器元件300中的多个存储器单元IOOa中的每个读取时，存储器元件300可以写入并且读取复数个数据块(配置数据)。(存储器单元的结构2)描述了结构与存储器单元的结构I不同的存储器单元。图5C中的存储器单元IOOb包括晶体管101、晶体管102和晶体管141。晶体管101的沟道在氧化物半导体层中形成。注意在图5C中，在晶体管101旁边写上“OS”以便指示晶体管101的沟道在氧化物半导体层中形成。晶体管101的栅极电连接到终端W。晶体管101的源极和漏极中的该一个电连接到终端D。晶体管101的源极和漏极中的另一个电连接到晶体管102的栅极。晶体管102的源极和漏极中的该一个电连接到终端S。晶体管102的源极和漏极中的另一个通过晶体管141的源极和漏极电连接到终端B。晶体管141的栅极电连接到终端X。这里，每个终端可以电连接到布线或电极。
电连接到终端W的布线、电连接到终端X的布线、电连接到终端D的布线以及电连接到终端B的布线也分别称为写入字线、读取字线、数据线和位线。注意数据线和位线可以合并成单个布线。这里，在数字线和位线合并成单个布线的情况下，该布线称为位线。这里，当晶体管101 (其沟道在氧化物半导体层中形成)关断时设置处于浮动状态的节点可以是晶体管102的栅极。(用于驱动存储器单元IOOb的方法)描述了用于驱动图5C中的存储器单元IOOb的方法。首先，描述了将数据写入存储器单元100b。对应于数据(配置数据)的信号电势(输入终端D的信号电势)通过晶体管101输入到晶体管102的栅极，该晶体管101由输入到晶体管101的栅极的控制信号(输入终端W的控制信号)导通。然后，当晶体管101由输入到晶体管101的栅极的控制信号(输入终端W的控制信号)关断时，信号电势在晶体 管102的栅极中保持。采用该方式，数据可以写入存储器单元100b。这里，晶体管101 (其沟道在氧化物半导体层中形成)的关断态电流极其低。从而，即使当未供应电源电压给存储器单元IOOb时，晶体管102的电势(信号电势)可以长时间地保持。因此，存储器单元IOOb甚至在电源电压供应停止后可以保留数据。然后，描述了从存储器单元IOOb读取数据。晶体管102的源极(终端S)的电势是晶体管102的源极和漏极之间的状态根据信号电势改变时的电势。这里，晶体管102的源极和漏极之间的状态是非导通态或导通态。当晶体管141由输入到晶体管141的栅极的控制信号(输入终端X的控制信号)导通时，通过探测晶体管102的源极和漏极之间的状态读取保留在存储器单元IOOb中的数据。注意固定电势(例如，低的电源电势，例如地电势等)可以输入终端S(电连接到终端S的布线)。上文是用于驱动存储器单元IOOb的方法的说明。当数据如上文描述的那样写入包括在存储器元件300中的多个存储器单元IOOb中的每个并且从包括在存储器元件300中的多个存储器单元IOOb中的每个读取时，存储器元件300可以写入并且读取复数个数据块(配置数据)。(存储器单元的结构3)描述了结构与存储器单元的结构I不同并且与存储器单元的结构2不同的存储器单元。图中的存储器单元IOOc包括晶体管104和电容器105。晶体管104的沟道在氧化物半导体层中形成。在图中，在晶体管104旁边写上“OS”以便指示晶体管104的沟道在氧化物半导体层中形成。晶体管104的栅极电连接到终端W。晶体管104的源极和漏极中的一个电连接到终端B。晶体管104的源极和漏极中的另一个电连接到电容器105的一对电极中的一个电极。这里，每个终端可以电连接到布线或电极。电连接到终端W的布线和电连接到终端B的布线也分别称为字线和位线。这里，当晶体管104(其沟道在氧化物半导体层中形成)关断时设置处于浮动状态的节点可以是电容器105的该一个电极。(用于驱动存储器单元IOOc的方法)描述了用于驱动图中的存储器单元IOOc的方法。
首先，描述了将数据写入存储器单元100c。对应于数据(配置数据)的信号电势(输入终端B的信号电势)通过晶体管104输入到电容器105的该一个电极，该晶体管104由输入到晶体管104的栅极的控制信号(输入终端W的控制信号)导通。然后，当晶体管104由输入到晶体管104的栅极的控制信号(输入终端W的控制信号)关断时，信号电势在电容器105中保持。采用该方式，数据可以写入存储器单元100c。这里，晶体管104 (其的沟道在氧化物半导 体层中形成)的关断态电流极其低。从而，即使当未供应电源电压给存储器单兀IOOc时，电容器105的该一个电极的电势(信号电势)可以长时间地保持。因此，存储器单元IOOc甚至在电源电压供应停止后可以保留数据。然后，描述了从存储器单元IOOc读取数据。当晶体管104由输入到晶体管104的栅极的控制信号(输入终端W的控制信号)导通时，通过从终端B探测保持在电容器105的该一个电极中的信号电势(也可以称为对应于该信号电势的电荷的量)读取保留在存储器单元IOOc中的数据。注意电容器105的另一个电极可以电连接到终端C。固定电势(例如，低的电源电势，例如地电势等)可以输入终端C。上文是用于驱动存储器单元IOOc的方法的说明。当数据如上文描述的那样写入包括在存储器元件300中的多个存储器单元IOOc中的每个并且从包括在存储器元件300中的多个存储器单元IOOc中的每个读取时，存储器元件300可以写入并且读取复数个数据块(配置数据)。(存储器单元的变化形式)在存储器单元的结构I、存储器单元的结构2或存储器单元的结构3中，存储器单元可进一步包括二极管、电阻或开关。例如，模拟开关、晶体管等等可以用作开关。例如，在存储器单元的结构2中，存储器单元可进一步包括电容器，并且该电容器的一对电极中的一个电极可电连接到晶体管102的栅极。固定电势(例如，低的电源电势，例如地电势等)可以输入到该电容器的一对电极中的另一个。注意存储器元件300可以包括用于存储复数个组的配置数据的存储器容量，该配置数据对应于逻辑元件310的状态(由查找表312进行的该类逻辑操作以及由选择电路314选择的连接关系)，并且给定的一组配置数据可以从该复数个组的配置数据选择使得数据可以存储在配置存储器311中。上文是本发明中的可编程LSI的一个方面。利用这样的结构，存储器元件300在对存储器元件300的电源电压供应停止后可以持续长时间地保持对应于数据(配置数据)的信号电势。总之，存储器元件300可以像非易失性存储器那样起作用。在包括存储器元件300和多个逻辑元件310的可编程LSI中，不需要存储器元件300的定期刷新操作或刷新操作的频率可以显著地减少；从而，功耗可以降低。此外，不需要每当起动对可编程LSI的电源电压供应时将数据写入存储器元件300。采用该方式，可以提供可以高速地进行配置(动态配置)并且可以快速起动的低功率可编程LSI。注意可以当如在实施例I中描述的非易失性存储电路用作配置存储器311时不提供存储器元件300。
该实施例可以视情况与其他实施例中的任何实施例结合。(实施例3)在该实施例中，描述了实施例2中的存储器元件300的更具体的方面。存储器元件300可以包括存储器单元阵列，其包括采用矩阵设置的实施例2中的多个存储器单元(具有存储器单元的结构I、存储器单元的结构2或存储器单元的结构3)。除存储器单元阵列外，存储器元件300还可以包括解码器(行解码器或列解码器)、预充电电路、读出放大器和暂时存储电路中的任何或全部。注意这些电路中的一些可以合并成单个电路。例如，读出放大器可起到暂时存储电路的作用。解码器(行解码器或列解码器)具有在存储器单元阵列中选择给定的存储器单元的功能。存储器元件300将数据写入由解码器(行解码器或列解码器)选择的存储器单元并且从由解码器(行解码器或列解码器)选择的存储器单元读取数据。在从存储器单元读取数据之前，预充电电路具有将包括在存储器单元阵列中的位线的电势设置成(预充电至IJ)预定电势的功能。因为在位线的电势由预充电电路设置成(预充电到)预定电势之后可以从存储器单元读取数据，从存储器单元读取数据的速度可以增加。读出放大器具有将对应于保留在存储器单元中的数据的位线的电势放大并且输出该放大的电势的功能。数据可以由读出放大器更快速且更准确地读取。暂时存储电路也称为页缓冲器或锁存电路并且具有暂时保留来自存储器元件的外部的数据输入的功能。暂时存储电路可具有保留从存储器单元阵列读取的数据的功能。图5A示意地图示存储器元件300的结构的一个方面。在图5A中，存储器元件300包括存储器单元阵列400、列解码器403、行解码器404、预充电电路402和读出放大器401。注意尽管图5A图示在提供列解码器403的存储器单元阵列400的侧上提供预充电电路402和读出放大器401的结构，该实施例不限于该结构。预充电电路402和读出放大器401中的一个或两者可以隔着存储器单元阵列400在面向列解码器403的侧上提供。预充电电路402和读出放大器401可合并成单个电路。可提供存储器单元阵列400来与驱动器电路(例如，列解码器403、行解码器404、预充电电路402或读出放大器401)重叠。注意存储器元件300可进一步包括二极管、电阻、运算电路(运算元件)和开关中的任何或全部。缓冲器、反相器、NAND电路、NOR电路、三态缓冲器、时钟控制的反相器等等可以用作运算电路(运算元件)。例如，模拟开关、晶体管等等可以用作开关。备选地，时钟信号和该时钟信号的反转信号中的一个或两者输入到其中的运算电路(运算元件)可以用作开关。(存储器单元阵列的结构)描述了存储器单元阵列400的更具体的方面。(存储器单元阵列的结构I)存储器单元阵列400可以包括实施例2中参照图5B描述的采用矩阵设置的多个存储器单元100a。例如，图6中的存储器单元阵列400包括mXn(m是2或以上的自然数并且n是2或以上的自然数)个存储器单元(存储器单元100a (i，j) (i是m或以下的自然数并且j是n或以下的自然数))。mXn个存储器元件(存储器单元100a(i，j))的每个可以是图5B中的存储器元件110a。在图6中，电连接到终端B和终端D的布线BLj在设置在一列的存储器单元之间共用。例如，电连接到终端B和终端D的布线BLl在设置在第一列中的存储器单元(存储器单元100a(l，l)至IOOa(m，I))之间共用。布线BLj可以称为位线。在图6中，电连接到终端S的布线SLj在设置在一列中的存储器单元之间共用。例如，电连接到终端S的布线SLl在设置在第一列中的存储器单元(存储器单元100a(l，I)至100a(m，I))之间共用。注意电连接到终端S的布线SLj可以在包括在存储器单元阵列中的所有存储器单元之间共用。在图6中，电连接到终端W的布线WLi在设置在一行中的存储器单元之间共用。例如，电连接到终端W的布线WLl在设置在第一行中的存储器单元(存储器单元100a(l，l)至100a(l，n))之间共用。布线WLi也可以称为写入字线。在图6中，电连接到终端C的布线CLi在设置在一行中的存储器单元之间共用。例如，电连接到终端C的布线CLl在设置在第一行中的存储器单元(存储器单元100a(l，I) 至100a(l，n))之间共用。布线CLi也可以称为读取字线。然而，该实施例不限于该结构。可在设置在一列中的存储器单元中提供多个布线BLj和多个布线SLj，或可在设置一行中的存储器单元中提供多个布线WLi和多个布线CLi。布线可以在图6中的结构中共用。当共用布线时，存储器单元阵列400可以小型化并且高度集成。在图6中的存储器单元阵列400中，数据选择性地写入由输入布线WLi的信号指定的行中的存储器单元(存储器单元100a(i，j))。具体地，电连接到布线BLj的存储器单元而不是数据写入的存储元件中的晶体管101由输入布线WLi的信号关断并且数据写入的存储器单元中的晶体管101由输入布线WLi的信号导通。采用该方式，数据写入指定的存储器单元。此外，选择性地从由输入布线CLi的信号指定的行中的存储器单元(存储器单元100a(i，j))读取数据。具体地，电连接到布线BLj的存储器单元而不是从其中读取数据的存储器单元中的晶体管102被关断(不管保留的数据如何)并且从其中读取数据的存储器单元中的晶体管102的状态根据保留的数据(信号电势)而改变。采用该方式，从指定的存储器单元读取数据。注意用于将数据写入指定的存储器单元以及从指定的存储器单元读取数据的方法与在上文的实施例中的用于驱动存储器单元IOOa的方法相似；从而，其的说明被省略。(存储器单元阵列的结构2)存储器单元阵列400可以包括在实施例2中参照图5B描述的采用矩阵设置的多个存储器单元100a。例如，图9B中的存储器单元阵列400包括mXn(m是2或以上的自然数并且n是2或以上的自然数)个存储器单元(存储器单元100a(i，j) (i是m或以下的自然数并且j是n或以下的自然数))。mXn个存储器元件(存储器单元100a(i，j))的每个可以是图5B中的存储器元件110a。在图9B中的结构中，在安置在存储器单元组400_j的一端处的存储器单元(存储器单元100a(l，j))中，终端D电连接到布线BLj，并且终端B通过起到开关作用的晶体管181电连接到布线BLj。在安置在存储器单元组400_j的另一端处的存储器单元(存储器单元100a(m，j))中，终端S通过起到开关作用的晶体管182电连接到布线SLj。注意晶体管182可消除并且终端S可直接连接到安置在存储器单元组400_j的另一端处的存储器单元(存储器单元100a(m，j))中的布线SLj。在除了安置在存储器单元组400_j的端处的存储器单元外的存储器单元中，相邻的存储器单元中的一个的终端S电连接到相邻的存储器单元的另一个的终端B，并且相邻的存储器单元中的一个的终端F电连接到相邻的存储器单元中的另一个的终端D。这里，如在图9A中图示的，终端F是在电连接到晶体管102的栅极的节点中提供的终端。从而，在图9B中的结构中，包括在存储器单元组400_j中的晶体管102可以视为串联电连接并且包括在存储器单元组400_j中的晶体管101可以视为串联电连接。布线BLj也可以称为位线。在图9B中，电连接到终端W的布线WLi在设置在一行中的存储器单元之间共用。例如，电连接到终端W的布线WLl在设置在第一行中的存储器单元(存储器单元100a(l，l)至100a(l，n))之间共用。布线WLi也可以称为写入字线。在图9B中，电连接到终端C的布线CLi在设置在一行中的存储器单元之间共用。例如，电连接到终端C的布线CLl在设置在第一行中的存储器单元(存储器单元100a(l，l)至100a(l，n))之间共用。布线CLi也可以称为读取字线。然而，该实施例不限于该结构。可在设置在一行中的存储器单元中提供多个布线 WLi和多个布线CLi。布线可以在图9B中的结构中共用。当共用布线时，存储器单元阵列400可以小型化并且高度集成。注意，尽管图9B图示其中对一行提供存储器单元组400_j的存储器单元阵列400的结构，该实施例不限于该结构。在存储器单元阵列400中，存储器单元组400」_可以采用矩阵设置。在图9B中的存储器单元阵列400中，数据选择性地写入由输入到布线WLi的信号指定的行中的存储器单元(存储器单元100a(i，j))。具体地，数据从更接近布线SLj的侧上的存储器单元相继输入到存储器单元。数据写入的存储器单元以及在比该存储器单元更接近布线BLj的侧上提供的所有存储器单元中的晶体管101由输入到布线WLi的信号导通。此外，在比数据写入的存储器单元更接近布线SLj的侧上提供的所有存储器单元中的晶体管101由输入到布线WLi的信号关断。采用该方式，对应于数据的信号电势从布线BLj输入到数据写入的存储器单元。注意当写入数据时，晶体管181和182中的一个或两者关断。此外，选择性地从由输入到布线CLi的信号指定的行中的存储器单元(存储器单元100a(i，j))读取数据。具体地，电连接到布线BLj的存储器单元而不是从其中读取数据的存储器单元中的晶体管102被导通(不管保留的数据如何)并且从其中读取数据的存储器单元中的晶体管102的状态根据保留的数据(信号电势)而改变。注意当读取数据时，晶体管181和182导通。采用该方式，从指定的存储器单元读取数据。注意用于将数据写入指定的存储器单元以及从指定的存储器单元读取数据的方法与在上文的实施例中的用于驱动存储器单元IOOa的方法相似；从而，其的说明被省略。(存储器单元阵列的结构3)存储器单元阵列400可以包括实施例2中参照图5C描述的采用矩阵设置的多个存储器单元100b。例如，图7中的存储器单元阵列400包括mXn(m是2或以上的自然数并且n是2或以上的自然数)个存储器单元(存储器单元100b (i,j) (i是m或以下的自然数并且j是n或以下的自然数))。mXn个存储器元件(存储器单元100b(i，j))的每个可以是图5C中的存储器元件110b。
在图7中，电连接到终端B和终端D的布线BLj在设置在一列中的存储器单元之间共用。例如，电连接到终端B和终端D的布线BLl在设置在第一列中的存储器单元(存储器单元100b(l，l)至100b(m，l))之间共用。布线BLj可以称为位线。在图7中，电连接到终端S的布线SLj在设置在一列中的存储器单元之间共用。例如，电连接到终端S的布线SLl在设置在第一列中的存储器单元(存储器单元IOOb (1，I)至100b (m，I))之间共用。注意电连接到终端S的布线SLj可以在包括在存储器单元阵列中的所有存储器单元之间共用。在图7中，电连接到终端W的布线WLi在设置在一行中的存储器单元之间共用。例如，电连接到终端W的布线WLl在设置在第一行中的存储器单元(存储器单元IOOb (1，I)至100b(l，n))之间共用。布线WLi也可以称为写入字线。在图7中，电连接到终端X的布线XLi在设置在一行中的存储器单元之间共用。例如，电连接到终端X的布线XLl在设置在第一行中的存储器单元(存储器单元IOOb (1，I)至100b(l，n))之间共用。布线XLi也可以称为读取字线。
然而，该实施例不限于该结构。可在设置在一列中的存储器单元中提供多个布线BLj和多个布线SLj，或可在设置一行中的存储器单元中提供多个布线WLi和多个布线XLi。布线可以在图7中的结构中共用。当共用布线时，存储器单元阵列400可以小型化并且高度集成。在图7中的存储器单元阵列400中，数据选择性地写入由输入到布线WLi的信号指定的行中的存储器单元(存储器单元100b (i，j))。具体地，电连接到布线BLj的存储器单元而不是数据写入的存储器单元中的晶体管101由输入到布线WLi的信号关断并且数据写入的存储器单元中的晶体管101由输入到布线WLi的信号导通。采用该方式，数据选择性地写入。此外，选择性地从由输入到布线XLi的信号指定的行中的存储器单元(存储器单元100b(i，j))读取数据。具体地，电连接到布线BLj的存储器单元而不是从其中读取数据的存储器单元中的晶体管141被关断并且从其中读取数据的存储器单元中的晶体管141被导通。采用该方式，选择性地读取数据。注意用于将数据写入指定的存储器单元以及从指定的存储器单元读取数据的方法与在上文的实施例中的用于驱动存储器单元IOOb的方法相似；从而，其的说明被省略。(存储器单元阵列的结构4)存储器单元阵列400可以包括实施例2中参照图描述的采用矩阵设置的多个存储器单元100c。例如，图8中的存储器单元阵列400包括mXn(m是2或以上的自然数并且n是2或以上的自然数)个存储器单元(存储器单元100c (i,j) (i是m或以下的自然数并且j是n或以下的自然数))。mXn个存储器元件(存储器单元100c(i，j))的每个可以是图中的存储器元件110c。在图8中，电连接到终端B的布线BLj在设置在一列中的存储器单元之间共用。例如，电连接到终端B的布线BLl在设置在第一列中的存储器单元(存储器单元IOOc (1，I)至100c (m，I))之间共用。布线BLj可以称为位线在图8中，电连接到终端W的布线WLi在设置在一行中的存储器单元之间共用。例如，电连接到终端W的布线WLl在设置在第一行中的存储器单元(存储器单元IOOc (1，I)至100c (I，n))之间共用。布线WLi也可以称为字线。
然而，该实施例不限于该结构。可在设置在一列中的存储器单元中提供多个布线BLj，或可在设置一行中的存储器单元中提供多个布线WLi。在mXn个存储器元件(存储器单元100c(i, j))中，终端C可电连接到一个电极或一个布线,或可电连接到不同的电极或不同的布线。布线可以在图8中的结构中共用。当共用布线时，存储器单元阵列400可以小型化并且高度集成。在图8中的存储器单元阵列400中，数据选择性地写入由输入到布线WLi的信号指定的行中的存储器单元(存储器单元100c(i，j))并且从由输入到布线WLi的信号指定的行中的存储器单元(存储器单元100c(i，j))选择 性地读取数据。具体地，除数据写入的存储器单元外的存储器单元中的晶体管104由输入到布线WLi的信号关断，而数据写入的存储器单元中的晶体管104由输入到布线WLi的信号导通；从而，选择性地写入数据。此夕卜，除从其中读取数据的存储器单元外的存储器单元中的晶体管104被关断，并且从其中读取数据的存储器单元中的晶体管104被导通；从而，选择性地读取数据。用于将数据写入指定的存储器单元以及从指定的存储器单元读取数据的方法与在上文的实施例中的用于驱动存储器单元IOOc的方法相似；从而，其的说明被省略。(存储器单元阵列的变化形式)注意在存储器单元阵列的结构I、存储器单元阵列的结构2、存储器单元阵列的结构3或存储器单元阵列的结构4中，该存储器单元阵列可进一步包括二极管、电阻、运算电路(运算元件)和开关中的任何或全部。缓冲器、反相器、NAND电路、NOR电路、三态缓冲器、时钟控制反相器等等可以用作运算电路(运算元件)。例如，模拟开关、晶体管等等可以用作开关。备选地，时钟信号和该时钟信号的反转信号中的一个或两者输入其中的运算电路(运算元件)可以用作开关。注意存储器元件300可以包括用于存储对应于逻辑元件310的状态(由查找表312进行的那类逻辑操作以及由选择电路314选择的连接关系)的复数个组的配置数据的存储器容量，并且给定的一组配置数据可以从该复数个组的配置数据选择使得数据可以存储在配置存储器311中。在该情况下，当将一组配置数据存储在在存储器单元阵列400的一行中提供的存储器单元中时，可以从一行读取该组配置数据。从而，配置时间可以缩短。(读出放大器的结构)接着，描述了图5A中的读出放大器401的结构的具体方面。读出放大器401包括多个读出放大器。可以在存储器单元阵列400中提供的每位线提供读出放大器。该位线的电势可以由读出放大器放大并且可以从读出放大器的输出终端探测。这里，位线的电势基于电连接到该位线并且从其中读取数据的存储器单元中保持的信号电势。从而，从读出放大器的输出终端输出的信号对应于从其中读取数据的存储器单元中保留的数据。采用该方式，保留在存储器单元阵列400中的每个存储器单元中的数据可以由读出放大器401探测。读出放大器可以使用反相器或缓冲器形成。例如，读出放大器可以使用锁存电路(锁存读出放大器)形成。备选地，读出放大器可以使用比较器形成。例如，读出放大器可以使用差分放大器(运算放大器)形成。特定地，在具有图中的结构的存储器单元IOOc用作包括在存储器单元阵列400中的存储器单元的情况下，使用锁存读出放大器作为读出放大器401是优选的。该锁存读出放大器可以放大输入信号并且可以保持该放大的信号。从而，即使当对应于保持在存储器单元IOOc中的电容器105中的信号电势的电荷在从存储器单元IOOc读取数据的时候改变(损坏)，对应于该信号电势的信号可以保持在锁存读出放大器中并且可以再次写入存储器单元100c。参照图IlA至IlD以及图12A至12G描述读出放大器401的更具体的方面。(读出放大器的结构I)图IlA图示包括缓冲器441的读出放大器401的示例。读出放大器401包括n个缓冲器441，并且对存储器单元阵列400中的位线BLl至BLn提供该n个缓冲器441。位线BH至BLn的电势可以由该n个缓冲器441放大并且可以从输出终端OUTl至OUTn输出。这里，位线的电势基于保持在电连接到位线并且从其中读取数据的存储器单元中的信号电 势。从而，从缓冲器441的输出终端输出的信号对应于保留在从其中读取数据的存储器单元中的数据。采用该方式，保留在存储器单元阵列400中的每个存储器单元中的数据可以由包括n个缓冲器441的读出放大器401探测。(读出放大器的结构2)图IlB图示包括比较器442的读出放大器401的示例。读出放大器401包括n个比较器442，并且对存储器单元阵列400中的位线BLl至BLn提供该n个比较器442。位线BLl至BLn的电势可以通过该n个比较器442与参考电势(由图IIB中的“ref”指示)比较并且比较结果可以从输出终端OUTl至OUTn输出。这里，位线的电势基于保持在电连接到位线并且从其中读取数据的存储器单元中的信号电势。从而，从比较器442的输出终端输出的信号对应于保留在从其中读取数据的存储器单元中的数据。采用该方式，保留在存储器单元阵列400中的每个存储器单元中的数据可以由包括n个比较器442的读出放大器401探测。(读出放大器的结构3)图IIC和IID每个图示包括锁存电路443的读出放大器401的示例。锁存电路443可以使用例如反相器444和反相器445形成。读出放大器401包括n个锁存电路443，并且对存储器单元阵列400中的位线BLl至BLn提供该n个锁存电路443。位线BLl至BLn的电势可以由该n个锁存电路443放大并且可以从输出终端OUTl至OUTn输出。这里，位线的电势基于保持在电连接到位线并且从其中读取数据的存储器单元中的信号电势。从而，从锁存电路443的输出终端输出的信号(放大信号)对应于保留在从其中读取数据的存储器单元中的数据。采用该方式，保留在存储器单元阵列400中的每个存储器单元中的数据可以由包括n个锁存电路443的读出放大器401探测。此外，n个锁存电路443的每个可以保持放大信号。从而，即使当数据在从存储器单元阵列400中的存储器单元读取数据的时候被损坏时，对应的信号可以保持在n个锁存电路443中并且可以再次写入存储器单元。例如，在具有图中的结构的存储器单元IOOc用作包括在存储器单元阵列400中的存储器单元的情况下，使用具有图IlC或IlD中的结构的读出放大器401是优选的。即使当对应于保持在存储器单元IOOc中的电容器105中的信号电势的电荷在从存储器单元IOOc读取数据的时候改变(损坏)，对应于该信号电势的信号可以保持在锁存电路443中并且可以再次写入存储器单元100c。注意保持在锁存电路443中的信号可以通过例如反相器等运算元件再次写入存储器单元100c。因为包括如在图IlC或IlD中图示的锁存电路443的读出放大器401具有如上文描述的那样保持信号的功能，读出放大器401可以用作暂时存储电路。例如，包括锁存电路443的读出放大器401可以用作用于暂时保留从存储器元件300的外部输入的数据的电路(例如，页缓冲器)。(读出放大器的变化形式)注意读出放大器可进一步包括二极管、电阻、运算电路(运算元件)和开关中的任何或全部。缓冲器、反相器、NAND电路、NOR电路、三态缓冲器、时钟控制反相器等等可以用作运算电路(运算元件)。例如，模拟开关、晶体管等等可以用作开关。备选地，时钟信号和该时钟信号的反转信号中的一个或两者输入其中的运算电路(运算元件)可以用作开关。图12A示意地图示参照图IlA至IlD描述的读出放大器401中的每个读出放大器的结构。读出放大器1451对应于图IlA中的缓冲器441、图IlB中的比较器442或图IlC或IlD中的锁存电路443。符号BLx指示位线BLl至BLn中的任意一个，并且符号OUTx指示输出终端OUTl至OUTn中的任意一个。二极管、电阻、运算电路(运算元件)或开关可以·添加到具有图12A中的结构的读出放大器。如在图12B中图示的，可在位线BLx和读出放大器1451之间提供元件1450。例如，开关可以用作元件1450。如在图12C中图示的，终端VR可通过元件1450电连接到位线BLx。例如，开关、电阻或二极管可以用作元件1450。图12D是其中提供开关1452作为图12C中的元件1450的示例。图12F是其中晶体管(其的栅极供应有控制信号PSW)用作开关1452的示例。在图12D或12F的结构中，当通过施加预定电势于终端VR而接通开关1452时,可以对位线BLx预充电该预定电势。采用该方式，读出放大器401还可以用作预充电电路402。图12E是其中提供负载1453作为图12C中的元件1450的示例。图12G是其中二极管接法的晶体管用作负载1453的示例。在图12E或12G的结构中，在晶体管102由在从图5B中的存储器单元IOOa或图5C中的存储器单元IOOb读取数据的时候保持的信号电势而关断的情况下，终端VR的电势可以输入到读出放大器。(预充电电路的结构)接着，参照图10描述图5A中的预充电电路402的具体方面。在图10中，预充电电路402包括预充电线PR和多个开关446。可以对存储器单元阵列400中的位线BLl至BLn提供这些开关446。每个位线和预充电线PR之间的电连接由每个开关446选择，并且预充电线PR的电势(预充电电势)可以输入到每个位线。例如，模拟开关、晶体管等等可以用作开关446。备选地，时钟信号和该时钟信号的反转信号中的一个或两者输入其中的运算电路(运算元件)可以用作开关446。注意预充电电路402可进一步包括二极管、电阻、运算电路(运算元件)和不同的开关中的任何或全部。缓冲器、反相器、NAND电路、NOR电路、三态缓冲器、时钟控制反相器等等可以用作运算电路(运算元件)。上文是存储器元件的变化形式的说明。该实施例可视情况与其他实施例中的任何实施例结合。
(实施例4)在该实施例中，描述了包括在逻辑元件310中的查找表312的一个方面。查找表312可以使用多个复用器形成。此外，配置数据可以输入到这些多个复用器的输入终端和控制终端中的任何终端。图3A图示包括在逻辑元件310中的查找表312的一个方面。在图3A中，查找表312使用七个双输入复用器(复用器31、复用器32、复用器33、复用器34、复用器35、复用器36和复用器37)形成。复用器31至34的输入终端对应于查找表312的输入终端Ml至M8。复用器31至34的控制终端互相电连接并且对应于查找表312的输入终端IN3。复用器31和32的输出终端电连接到复用器35的两个输入终端。复用器33和34的输出终端电连接到复用器36的两个输入终端。复用器35和36的控制终端互相电连接并且对应于查找表312的输入终端IN2。复用器35和36的输出终端电连接到复用器37的两个输入终端。复用器37的控制终端对应于查找表312的输入终端IN1。 复用器37的输出终端对应于查找表312的输出终端OUT。当配置数据从配置存储器311中的每个存储电路输入到输入终端Ml至M8以及INl至IN3中的任何终端时，可以指定由查找表312进行的那类运算处理。例如，在数据(“0”、“ I”、“0”、“ I”、“0”、“ I”、“ I”和“ I”)输入到图3A中的查找表312的输入终端Ml至M8的情况下，可以获得图3C中的等效电路的功能。这里，
和“C”分配给输入终端INl至IN3，并且“Y”分配给输出终端OUT。图3B图示包括在逻辑元件310中的查找表312的另一个方面。在图3B中，查找表312使用三个双输入复用器(复用器31、复用器41、复用器42和复用器43)以及双输入OR电路44形成。复用器41和42的输入终端对应于查找表312的输入终端Ml至M4。复用器41的控制终端对应于查找表312的输入终端INl。复用器42的控制终端对应于查找表312的输入终端IN2。复用器41和42的输出终端电连接到复用器43的两个输入终端。OR电路44的两个输入终端对应于查找表312的输入终端IN3和输入终端IN4，并且OR电路44的输出输入至复用器43的控制终端。复用器43的输出终端对应于查找表312的输出终端OUT。当配置数据从配置存储器311中的每个存储电路输入到输入终端Ml至M4以及INl至IN4中的任何终端时，可以指定由查找表312进行的那类运算处理。例如，在数据(“0”、“1”、“0”、“0”和“0”)输入到图3B中的查找表312的输入终端M1、M3、M4、IN2和IN4的情况下，可以获得图3C中的等效电路的功能。这里，和“C”分配给输入终端INl、M2和IN3，并且“Y”分配给输出终端OUT。注意尽管图3A和3B每个图示使用双输入复用器形成的查找表的示例，该实施例不限于此。使用利用每个具有三个或以上的输入的复用器形成的查找表是可能的。注意除复用器外，查找表可进一步包括二极管、电阻、运算电路(运算元件)和开关中的任何或全部。缓冲器、反相器、NAND电路、NOR电路、三态缓冲器、时钟控制反相器等等可以用作运算电路(运算元件)。例如，模拟开关、晶体管等等可以用作开关。备选地，时钟信号和该时钟信号的反转信号中的一个或两者输入其中的运算电路(运算元件)可以用作开关。尽管使用图3A或图3B中的查找表312进行如在图3C中图示的三输入和单输出运算处理的情况，该实施例不限于此。当视情况确定查找表和要输入的配置数据时，可以进行具有四个或以上输入以及两个或以上输出的运算处理。该实施例可视情况与其他实施例中的任何实施例结合。(实施例5)在该实施例中，描述了包括在逻辑元件310中的选择电路314的一个方面。选择电路314可以使用复用器或开关形成。此外，配置数据可以输入到开关或复用器的控制终端。图4A图示包括在逻辑元件310中的选择电路314的一个方面。在图4A中，选择电路314使用八输入复用器51形成。当3位配置数据输入到控制终端M时，输入到复用器51的输入终端INl至IN8的信号中的任何信号可以选择性地从输出终端OUT输出。注意尽管图4A图示使用八输入复用器形成选择电路的示例，该实施例不限于此。使用利用具有九个或以上输入的复用器形成的选择电路是可能的。除复用器外，选择电路 可进一步包括二极管、电阻、运算电路(运算元件)和开关中的任何或全部。缓冲器、反相器、NAND电路、NOR电路、三态缓冲器、时钟控制反相器等等可以用作运算电路(运算元件)。例如，模拟开关、晶体管等等可以用作开关。备选地，时钟信号和该时钟信号的反转信号中的一个或两者输入其中的运算电路(运算元件)可以用作开关。图4B图示包括在逻辑元件310中的选择电路314的另一个方面。在图4B中，选择电路314包括晶体管61至64，其每个起到开关的作用。晶体管61的栅极电连接到终端Ml。晶体管62的栅极电连接到终端M2。晶体管63的栅极电连接到终端M3。晶体管64的栅极电连接到终端M4。输入终端INl通过晶体管61的源极和漏极电连接到输出终端OUT。输入终端IN2通过晶体管62的源极和漏极电连接到输出终端OUT。输入终端IN3通过晶体管63的源极和漏极电连接到输出终端OUT。输入终端IN4通过晶体管64的源极和漏极电连接到输出终端OUT。在图4B中，当4位配置数据输入到输入终端Ml至M4时，输入到输入终端INl至IN4的信号中的任何信号可以选择性地从输出终端OUT输出。注意当晶体管61至64中的两个或以上同时导通时，输入终端INl至IN4中的两个或以上可以互相电连接。注意可以使用给定的元件(其每个起到开关的作用)来代替晶体管61至64。尽管图4B图示四输入和单输出选择电路的示例，该实施例不限于此。使用具有五个或以上输入以及两个或以上输出的选择电路是可能的。选择电路可进一步包括复用器、二极管、电阻、运算电路(运算元件)和开关中的任何或全部。缓冲器、反相器、NAND电路、NOR电路、三态缓冲器、时钟控制反相器等等可以用作运算电路(运算元件)。例如，模拟开关、晶体管等等可以用作开关。备选地，时钟信号和该时钟信号的反转信号中的一个或两者输入其中的运算电路(运算元件)可以用作开关。该实施例可视情况与其他实施例中的任何实施例结合。(实施例6)描述了用于形成可编程LSI的方法。在该实施例中，描述了用于形成可编程LSI的方法，其给出晶体管11 (该晶体管11的沟道在氧化物半导体层中形成)、电容器12和包括在运算电路201或运算电路202 (其包括在图1C、图1D、图2B和图2C中的存储电路中)中的晶体管133作为示例。这里，给出晶体管133是其沟道在硅层中形成的晶体管的情况作为示例。注意图5B中的晶体管101、图5C中的晶体管101和图中的晶体管104可以采用与晶体管11的相似的方式形成。此外，图5B中的电容器103和图中的电容器105可以采用与电容器12的相似的方式形成。图5B中的晶体管102和图5C中的晶体管102和141可以采用与晶体管133的相似的方式形成。首先，如在图13A中图示的，绝缘膜701和从单晶半导体衬底分离的半导体膜702在衬底700上形成。尽管对可以用作衬底700的材料没有特定限制，材料至少具有高到足以耐受稍后
要进行的热处理的耐热性，这是必须的。例如，通过熔合(fusion)工艺或浮法工艺形成的玻璃衬底、石英衬底、半导体衬底、陶瓷衬底等等可以用作衬底700。在稍后要进行的热处理的温度是高的情况下，应变点是730°C或更高的玻璃衬底优选地用作玻璃衬底。在该实施例中，在下文描述用于形成晶体管133的方法，其给出使用单晶硅形成的半导体膜702作为示例。注意，简要地描述了用于形成单晶半导体膜702的方法的具体示例。首先，包括离子(其由电场加速)的离子束进入接合衬底(其是单晶半导体衬底)并且脆性层(其因为晶体结构的局部无序性而呈脆性)在离接合衬底的表面一定深度处的区域中形成。脆性层形成处的深度可以通过离子束的加速能以及离子束进入的角度调整。然后，接合衬底和提供有绝缘膜701的衬底700互相附连使得绝缘膜701夹在其之间。在接合衬底和衬底700互相重叠后，施加大约I至500N/cm2 (优选地，11至20N/cm2)的压强于接合衬底的部分以及衬底700的部分使得这些衬底互相附连。当施加压强于接合衬底的部分以及衬底700的部分时，接合衬底与绝缘膜701之间的接合从这些部分开始，这导致接合衬底与绝缘膜701互相紧密接触的整个表面的接合。这之后，进行热处理，使得存在于脆性层中的微孔结合，并且这些微孔的体积增加。因此，是接合衬底的部分的单晶半导体膜沿着脆性层与接合衬底分离。设置热处理的温度以便不超出衬底700的应变点。然后，通过蚀刻等等将单晶半导体膜加工成期望的形状，使得可以形成半导体膜702。为了控制阈值电压，例如硼、铝或镓等赋予p型导电性的杂质元素或例如磷或砷等赋予n型导电性的杂质元素可添加到半导体膜702。杂质元素可添加到未被蚀刻以具有预定形状的半导体膜或添加到被蚀刻以具有预定形状的半导体膜702以便控制阈值电压。备选地，杂质元素可添加到接合衬底以便控制阈值电压。备选地，杂质元素可添加到接合衬底以便粗略地控制阈值电压，并且杂质元素还可添加到未被蚀刻以具有预定形状的半导体膜或添加到被蚀刻以具有预定形状的半导体膜702以便精细地控制阈值电压。注意尽管在该实施例中使用单晶半导体膜，该实施例不限于该结构。例如，可使用由浅沟槽隔离(STI)等等隔离的块状半导体衬底。例如，可使用通过气相沉积在绝缘膜701上形成的多晶、微晶或非晶半导体膜。备选地，可通过已知技术使半导体膜结晶。作为已知的结晶技术，可以采用使用激光束的激光结晶或使用催化元素的结晶。备选地，使用催化元素的结晶和激光结晶可以结合使用。当使用例如石英衬底等耐热性衬底时，使用电加热烤箱的热结晶、使用红外光的灯加热结晶、使用催化元素的结晶以及在大约950°C的高温加热中的任何可以结合使用。接着，如在图13B中图示的，半导体层704使用半导体膜702形成。然后，栅极绝缘膜730在半导体层704上形成。栅极绝缘膜703可以通过例如等离子体增强CVD、溅射等等使用包括氧化硅、氮氧化硅、氧氮化硅、氮化硅、氧化铪、氧化铝、氧化钽、氧化钇、硅酸铪(HfSixOy (X > 0，y > 0))、添加氮的硅酸铪(HfSix0yNz(x >0,y>0,z > 0))、添加氮的铝酸铪(HfAlxOyNzU >0,y >0，z > 0))等等的膜的单层或堆叠层形成。 注意在该说明书中，氧氮化物是包括比氮多的氧的物质，并且氮氧化物是包括比氧多的氮的物质。栅极绝缘膜703的厚度可以是，例如I至lOOnm，优选地是10至50nm。在该实施例中，包含氧化硅的单层绝缘膜通过等离子体增强CVD形成作为栅极绝缘膜703。然后，如在图13C中图示的，形成栅电极707。形成导电膜并且然后将其加工成预定形状，使得可以形成栅电极707。导电膜可 以通过CVD、溅射、气相沉积、旋涂等等形成。钽(Ta)、鹤(W)、钛(Ti)、钥(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等等可以用于导电膜。可使用包含金属作为其主要成分的合金或使用包含金属的化合物。备选地，导电膜可使用例如用赋予导电性的杂质元素(例如磷)掺杂到半导体膜的多晶硅等半导体形成。注意尽管在该实施例中使用单层导电膜形成栅电极707，该实施例不限于该结构。栅电极707可使用多个堆叠的导电膜形成。作为两个导电膜的组合，氮化钽或钽可以用于第一导电膜并且钨可以用于第二导电膜。同样作为示例，可以使用下列组合中的任何组合氮化钨和钨；氮化钥和钥；铝和钽；铝和钛；等。因为钨和氮化钽具有高的耐热性，用于热激活的热处理可以在形成两个导电膜之后进行的步骤中进行。备选地，例如，掺杂有赋予n型导电性的杂质元素的硅和硅化镍、掺杂有赋予n型导电性的杂质元素的硅和硅化钨等等可以用作这两个导电膜的组合。在其中堆叠三个导电膜的三层结构的情况下，优选地使用钥膜、铝膜和钥膜的层状结构。氧化铟、氧化铟-氧化锡、氧化铟-氧化锌、氧化锌、氧化锌招、氧氮化锌招、氧化锌镓等等的透光氧化物导电膜可以用作栅电极707。备选地，可通过液滴排出法而不使用掩模来选择性地形成栅电极707。液滴排出法是用于通过使包含预定组分的液滴从孔口排出或喷出而形成预定图案的方法，并且在其类别中包括喷墨法。另外，栅电极707可以采用形成导电膜并且然后在适当控制条件(例如，施加于卷曲电极层的电力的量、施加于衬底侧上的电极层的电力的量以及衬底侧上的电极温度)下通过感应耦合等离子体(ICP)蚀刻来蚀刻以具有期望的锥形形状这样的方式形成。此外，锥形形状的角度等可由掩模的形状控制。注意例如氯、氯化硼、氯化硅或四氯化碳等基于氯的气体、例如四氟化碳、氟化硫或氟化氮等基于氟的气体或氧可以视情况用于蚀刻气体。接着，如在图13D中图示的，当赋予一种导电性的杂质元素添加到半导体层704(其中栅电极707用作掩模)时，与栅电极707重叠的沟道形成区710以及将该沟道形成区710夹在中间的一对杂质区709在半导体层704中形成。在该实施例中，赋予p型导电性的杂质元素(例如，硼)添加到半导体层704。接着，如在图14A中图示的，形成绝缘膜712和713来覆盖栅极绝缘膜703和栅电极707。具体地，氧化硅、氮化硅、氮氧化硅、氧氮化硅、氮化铝、氮氧化铝等等的无机绝缘膜可以用作绝缘膜712和713。特定地，绝缘膜712和713优选地使用低介电常数(低k)材料形成，因为由于电极或布线的重叠而造成的电容可以明显降低。注意包括这样的材料的多孔绝缘膜可用作绝缘膜712和713。因为该多孔绝缘膜具有比密集绝缘层更低的介电常数，由于电极或布线的重叠而造成的寄生电容可以进一步降低。在该实施例 中，氧氮化硅用于绝缘膜712，并且氮氧化硅用于绝缘膜713。另外，尽管在该实施例中在栅电极707上形成绝缘膜712和713，在本发明中，可在栅电极707上只形成一个绝缘膜，或三个或以上层的多个绝缘膜可堆叠在栅电极707上。接着，如在图14B中图示的，绝缘膜713经受化学机械抛光(CMP)或蚀刻，使得绝缘膜713的顶面变平。注意为了改进稍后形成的晶体管11的特性，绝缘膜713的表面优选地尽可能多地变平。通过上文的步骤，可以形成晶体管133。接着，描述了用于形成晶体管11的方法。首先，如在图14C中图示的，在绝缘膜713上形成氧化物半导体层716。氧化物半导体层716可以通过将在绝缘膜713上形成的氧化物半导体膜加工成期望的形状而形成。氧化物半导体膜的厚度是2至200nm，优选地是3至50nm，更优选地是3至20nm。氧化物半导体膜通过使用氧化物半导体作为靶来溅射而沉积。备选地，氧化物半导体膜可以通过在稀有气体(例如，氩)气氛、氧气氛或稀有气体(例如，氩)和氧的混合气氛中溅射而形成。注意在通过溅射沉积氧化物半导体膜之前，绝缘膜713的表面上的灰尘优选地通过引入氩气并且产生等离子体的反向溅射去除。反向溅射是在不施加电压至靶侧情况下RF功率源用于在氩气氛中施加电压于衬底侧并且在衬底附近产生等离子体使得衬底表面被改性的方法。注意可使用氮、氦等等来代替氩气氛。备选地，可使用添加氧、氧化氮等等的氩气氛。备选地，可使用添加氯、四氟化碳等等的氩气氛。氧化物半导体层包括从In、Ga、Sn和Zn选择的至少一个或多个元素。例如，可以使用例如基于In-Sn-Ga-Zn-O的氧化物半导体等四元金属氧化物；例如基于In-Ga-Zn-O的氧化物半导体、基于In-Sn-Zn-O的氧化物半导体、基于In-Al-Zn-O的氧化物半导体、基于Sn-Ga-Zn-O的氧化物半导体、基于Al-Ga-Zn-O的氧化物半导体层或基于Sn-Al-Zn-O的氧化物半导体等三元金属氧化物；例如基于In-Zn-O的氧化物半导体、基于Sn-Zn-O的氧化物半导体、基于Al-Zn-O的氧化物半导体、基于Zn-Mg-O的氧化物半导体、基于Sn-Mg-O的氧化物半导体、基于In-Mg-O的氧化物半导体或基于In-Ga-O的氧化物半导体等二元金属氧化物；或例如基于In-O的氧化物半导体、基于Sn-O的氧化物半导体或基于Zn-O的氧化物半导体等一元金属氧化物。上面的氧化物半导体中的任何氧化物半导体可包含除In、Ga、Sn和Zn外的元素，例如SiO20例如,基于In-Ga-Zn-O的氧化物半导体意味着氧化物半导体包含铟(In)、镓(Ga)和锌(Zn)，并且对组分比率没有限制。由化学方程式InMO3(ZnO)m(m > 0)表示的薄膜可以用于氧化物半导体层。这里，M指示从Zn、Ga、Al、Mn或Co选择的一个或多个金属元素。例如，M可以是Ga、Ga和Al、Ga和Mn、Ga和Co等等。
在基于In-Zn-O的材料用于氧化物半导体的情况下，使用的靶具有采用原子比率为In Zn = 50 I至I : 2的组分比率(采用摩尔比是，In2O3 ZnO = 25 I至I 4)，优选地采用原子比率为In : Zn = 20 : I至I : I (采用摩尔比率是，In2O3 ZnO=10 : I至I : 2))，更优选地采用原子比率是In Zn =1.5 I至15 I (采用摩尔比率是，In2O3 ZnO = 3 4至15 2))。例如，当用于沉积基于In-Zn-O的氧化物半导体的靶具有采用原子比率是In Zn O = X Y Z的组分比率时，Z > I. 5X+Y。在该实施例中，30nm厚的基于In-Ga-Zn-O的氧化物半导体薄膜(其使用包括铟(In)、镓(Ga)和锌(Zn)的靶通过溅射而获得)用作氧化物半导体膜。例如，具有金属的组分比率为 In : Ga : Zn = I : I : 0. 5、In : Ga : Zn = I : I I 或 In : Ga : Zn =1:1: 2的靶可以用作该靶。包括In、Ga和Zn的靶的填充系数高于或等于90%并且低于或等于10%，优选地高于或等于95%并且低于100%。利用具有高填充系数的靶，形成密集氧化物半导体膜。在该实施例中，氧化物半导体膜采用衬底保持在保持减压的处理室中并且去除处 理室中剩余的水分、引入其中去除了氢和水分的溅射气体并且使用靶这样的方式沉积。在沉积期间，衬底温度可以是100至600°C，优选地是200至400°C。当加热衬底时通过沉积氧化物半导体膜，包括在该沉积的氧化物半导体膜中的杂质的浓度可以降低。另外，可以降低由溅射造成的损伤。为了去除处理室中剩余的水分，优选地使用吸附真空泵。例如，优选地使用低温泵、离子泵或钛升华泵。添加冷阱的涡轮泵可用作排放工具。例如，氢原子、例如水等包含氢原子的化合物(优选地，包含碳原子的化合物)等利用低温泵从处理室排放。从而，处理室中包含在沉积的氧化物半导体膜中的杂质的浓度可以降低。作为沉积条件的示例，采用下列条件衬底和靶之间的距离是100mm，压强是0. 6Pa，直流电(DC)功率是0. 5kW，并且气氛是氧气氛(氧流率的比例是100% )。注意，使用脉冲直流电(DC)功率是优选的，因为在沉积期间产生的灰尘可以减少并且膜厚度可以均匀。此外，当溅射设备的处理室的泄漏率设置成IX lOipaXmVs或更低时，例如碱金属或氢化物等杂质进入氧化物半导体膜(其通过溅射沉积)的混合可以减少。此外，利用吸附真空泵作为抽空系统，来自该抽空系统的例如碱金属、氢原子、氢分子、水、羟基或氢化物等杂质的逆流可以减少。当靶的纯度设置成99. 99%或更高时，混合进入氧化物半导体膜的碱金属、氢原子、氢分子、水、羟基、氢化物等等可以减少。另外，利用靶，例如锂、钠或钾等碱金属的浓度在氧化物半导体膜中可以减少。注意为了在氧化物半导体膜中尽可能少地包含氢、羟基和水分，通过预热衬底700 (在溅射设备的预加热室中，绝缘膜712和713在该衬底700上形成)作为沉积的预处理来消除并且排出吸附在衬底700上的例如氢或水分等杂质，这是优选的。预热的温度是100至400°C，优选地是150至300°C。作为在预热室中提供的排放工具，低温泵是优选的。注意可以省略预热处理。可相似地对衬底700 (在沉积栅极绝缘膜721之前，导电层719和720在该衬底700上形成)上进行该预热。注意用于形成氧化物半导体层716的蚀刻可以是干法蚀刻、湿法蚀刻或干法蚀刻和湿法蚀刻两者。包含氯的气体(基于氯的气体，例如氯气(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)或四氯化碳(CCl4)等)优选地用作用于干法蚀刻的蚀刻气体。备选地，可以使用包含氟的气体(基于氟的气体，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)等)、溴化氢(HBr)、氧(O2)、添加例如氦(He)或氩(Ar)等稀有气体的这些气体中的任何气体等等。平行板反应离子蚀刻(RIE)或感应耦合等离子体(ICP)蚀刻可以用作干法蚀刻。为了蚀刻该膜以具有期望的形状，视情况调整蚀刻条件(例如，施加于卷曲电极的电力的量、施加于衬底侧上的电极的电力的量以及衬底侧上的电极温度)。磷酸、乙酸和硝酸的混合溶液或例如柠檬酸或草酸等有机酸可以用作用于湿法蚀刻的蚀刻剂。在该实施例中，使用IT0-07N(由KANTO CHEMICAL CO.，INC.生产)。用于形成氧化物半导体层716的抗蚀剂掩模可通过喷墨法形成。当抗蚀剂掩模通过喷墨法形成时，不使用光掩模；从而，制造成本可以降低。 注意在后续步骤中形成导电膜之前进行反向溅射使得附连到氧化物半导体层716和绝缘膜713的表面上的抗蚀剂残留物等被去除，这是优选的。注意在某些情况下，通过溅射等等沉积的氧化物半导体膜包含水分或氢(其包括羟基)作为杂质。水分或氢容易形成施主能级并且从而充当氧化物半导体中的杂质。从而，在本发明的一个实施例中，为了减少氧化物半导体膜中的例如水分或氢等杂质(为了进行脱水或脱氢)，氧化物半导体层716在减压气氛下、在氮、稀有气体等等的惰性气体气氛、氧气气氛或超干燥空气(在采用腔衰荡激光光谱(CRDS)法通过露点仪进行测量的情况下，水分含量是200ppm(转换成露点是-55°C )或更少,优选地是Ippm或更少,更优选地是IOppb或更少)中经受热处理。通过对氧化物半导体层716进行热处理，氧化物半导体层716中的水分或氢可以消除。具体地，可在高于或等于250°C并且低于或等于750°C (优选地高于或等于400°C并且低于或等于衬底的应变点)的温度进行热处理。例如，可在500°C进行热处理持续大约3至6分钟。当RTA用于热处理时，可以在短时间内进行脱水或脱氢；从而，即使在高于玻璃衬底的应变点的温度可以进行处理。在该实施例中，使用电炉，其是热处理设备中的一种。注意热处理设备不限于电炉，并且可提供有用于通过热传导或来自加热器(例如电阻加热器等)的热辐射等加热物体的装置。例如，可以使用快速热退火设备(RTA)，例如气体快速热退火(GRTA)设备或灯快速热退火(LRTA)设备等。LRTA设备是用于通过从例如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等灯发射的光(电磁波)的辐射加热物体的设备。GRTA设备是使用高温气体进行热处理的设备。通过热处理而不与物体反应的惰性气体(例如氮气或稀有气体(例如，氩)等)用作该气体。在热处理中，在氮或例如氦、氖或氩等稀有气体中不包含水分、氢等，这是优选的。备选地，引入热处理设备的氮或例如氦、氖或氩等稀有气体的纯度优选地是6N (99. 9999 % )或更高，更优选地是7N (99. 99999 % )或更高(即，杂质浓度是Ippm或更低，优选地是0. Ippm或更低)。注意已经指出氧化物半导体对杂质不敏感，当在膜中包含相当数量的金属杂质是不存在问题的，并且可以使用包含大量碱金属(例如钠等)并且不昂贵的钠钙玻璃(Kamiya、Nomura 和 Hosono 的"Carrier Transport Properties and ElectronicStructures of Amorphous Oxide Semiconductors The present status " , KOTAIBUTSURI (SOLID STATE PHYSICS)，2009 年，卷 44，页 621-633)。但这样的考虑是不合适的。碱金属是不包括在氧化物半导体中的元素并且从而其是杂质。碱土金属在其不包括在氧化物半导体中的情况下也是杂质。碱金属，特定地是Na，当与氧化物半导体层接触的绝缘膜是氧化物并且Na扩散进入该绝缘膜时，Na变成Na+。另外，在氧化物半导体层中，Na切开或进入金属与氧(其包括在氧化物半导体中)之间的键。因此，例如，由于阈值电压在负方向上的偏移而发生晶体管特性(例如晶体管的常通态等)的退化或发生迁移性降低。还发生特性的变化。当氧化物半导体层中的氢的浓度足够低时，由于杂质造成的晶体管特性的这样的退化以及特性的变化突出。从而，当氧化物半导体层中的氢的浓度是IX IO1Vcm3或更低(优选地是I X IO1Vcm3或更低 )时，杂质的浓度优选地降低。具体地，通过二次离子质谱法测得的Na浓度的测量值优选地是5 X IO1Vcm3或更少，更优选地是I X IO1Vcm3或更少，再更优选地是I X IO1Vcm3或更少。相似地，Li浓度的测量值优选地是5 X IO1Vcm3或更少，更优选地是I X IO1Vcm3或更少。相似地，K浓度的测量值优选地是5X1015/cm3或更少，更优选地是I X IO1Vcm3或更少。通过上面的步骤，氧化物半导体层716中氢的浓度可以降低并且氧化物半导体层716可以高度纯化。因此，氧化物半导体层可以稳定化。另外，在低于或等于玻璃转变温度的温度处的热处理使形成具有极其低的载流子密度和宽的带隙的氧化物半导体层成为可能。从而，晶体管可以使用大的衬底形成，使得大规模生产可以提高。此外，利用高度纯化的氧化物半导体层(其中氢的浓度降低)，形成具有高的耐受电压和极其低的关断态电流的晶体管是可能的。可以在沉积氧化物半导体层后的任何时间进行热处理。例如，氧化物半导体膜可以是单晶、多晶(也称为多晶体)或非晶的。氧化物半导体膜优选地是c轴取向的结晶氧化物半导体(CAAC-OS)膜。CAAC-OS膜既不完全是单晶也不完全是非晶的。CAAC-OS膜是具有晶体-非晶混合相结构(其中晶体部分包括在非晶相中)的氧化物半导体膜。注意在大多数情况下，晶体部分纳入一边小于IOOnm的立方体。CAAC氧化物半导体膜中的非晶部分与晶体部分之间的界限从用透射电子显微镜(TEM)获得的观察图像上是不清晰的。此外，用TEM未发现CAAC氧化物半导体膜中的晶界。从而，在CAAC-OS膜中，由于晶界引起的电子迁移率的降低受到抑制。在包括在CAAC-OS膜中的晶体部分的每个中，c轴取向在平行于形成CAAC-OS膜的表面的法向矢量或平行于CAAC-OS膜的表面的法向矢量的方向上，形成从垂直于a-b平面的方向看到的三角形或六边形原子排列，并且当从垂直于c轴的方向观看时，金属原子采用分层方式设置或金属原子和氧原子采用分层方式设置。注意，在晶体部分中，一个晶体部分的a轴和b轴的方向可与另一个晶体部分的不同。在该说明书中，简单的术语“垂直”包括从85至95°的范围。另外，简单的术语“平行”包括从-5至5°的范围。在CAAC-OS膜中，晶体部分的分布不必是均匀的。例如，在CAAC-OS膜的形成过程中，在从氧化物半导体膜的表面侧发生晶体生长的情况下，在一些情况下，CAAC-OS膜的表面附近的晶体部分的比例比形成CAAC-OS膜的表面附近的更高。此外，当添加杂质到CAAC-OS膜时，添加杂质的区域中的晶体部分在一些情况下变成非晶的。因为包括在CAAC-OS膜中的晶体部分的c轴取向在平行于形成CAAC-OS膜的表面的法向矢量或平行于CAAC-OS膜的表面的法向矢量的方向上，c轴的方向可根据CAAC-OS膜的形状(形成CAAC-OS膜的表面的横截面形状或CAAC-OS膜的表面的横截面形状)而互不相同。注意当形成CAAC-OS膜时，晶体部分的c轴的方向是平行于形成CAAC-OS膜的表面的法向矢量或平行于CAAC-OS膜的表面的法向矢量的方向。晶体部分通过沉积或通过在沉积后进行处理(例如热处理等)来结晶而形成。利用晶体管中的CAAC-OS膜，晶体管由于可见光或紫外光照射而引起的电特性变化可以减少。从而，晶体管具有高的可靠性。接着，如在图15A中图示的，形成与氧化物半导体层716接触的导电层719和720。导电层719和720起到源电极和漏电极的作用。具体地，导电层719和720可以采用通过溅射或真空气相沉积形成导电膜并且然 后将其加工成预定形状这样的方式形成。 下列材料中的任何材料可以用作起到导电层719和720作用的导电膜从铝、铬、铜、钽、钛、钥或钨选择的元素；包括这些元素中的任何元素的合金；包括上面的元素组合的合金膜；等等。备选地，可采用其中例如铬、钽、钛、钥或钨等难熔金属的膜堆叠在铝、铜等等的金属膜上或下方的结构。铝或铜优选地与难熔金属材料结合使用以便避免耐热和腐蚀的问题。钥、钛、铬、钽、钨、钕、钪、钇等等可以用作难熔金属材料。此外，起到导电层719和720作用的导电膜可具有单层结构或具有两个或以上的层的层状结构。例如，可以给出包含硅的铝膜的单层结构、钛膜堆叠在铝膜上的两层结构、钛膜、铝膜和钛膜以该顺序堆叠的三层结构等等。Cu-Mg-Al合金、Mo-Ti合金和Mo具有与氧化物膜的高的粘附性。从而，当使用其中包括Cu-Mg-Al合金、Mo-Ti合金、Ti或Mo的导电膜用于下层并且包括Cu的导电膜用于上层的堆叠形成导电层719和720时，绝缘膜(其是氧化物膜)与导电层719和720之间的粘附性可以增加。导电金属氧化物可用于起到导电层719和720作用的导电膜。氧化铟、氧化锡、氧化锌、氧化铟-氧化锡、氧化铟-氧化锌或包含硅或氧化硅的导电金属氧化物材料可以用作导电金属氧化物。在形成导电膜后进行热处理的情况下，导电膜优选地具有高到足以耐受热处理的耐热性。注意视情况调整每个材料和蚀刻条件使得氧化物半导体层716在导电膜的蚀刻期间没有被尽可能多地去除。取决于蚀刻条件，氧化物半导体层716的暴露部分被部分蚀亥IJ，使得在一些情况下形成沟槽(凹陷部分)。在该实施例中,钛膜用作导电膜。从而,导电膜可以使用包含氨和过氧化氢水的溶液(氨过氧化氢混合物)通过湿法蚀刻而选择性地蚀刻。具体地，使用其中31wt%的含氧水、28wt%的氨水和水以5 2 2的体积比率混合的氨过氧化氢混合物。备选地，可利用包含氯(Cl2)、氯化硼(BCl3)等等的气体对导电膜进行干法蚀刻。注意为了减少光刻工艺中使用的光掩模的数量以及减少工艺的数量，可使用多色调掩模(光传输通过该多色调掩模以具有多个强度)进行蚀刻。使用多色调掩模形成的抗蚀剂掩模具有多个厚度并且可以通过蚀刻改变形状；从而，该抗蚀剂掩模可以在多个蚀刻工艺中用于将膜加工成不同的图案。因此，对应于至少两个或以上种类的不同图案的抗蚀剂掩模可以通过一个多色调掩模形成。从而，暴露掩模的数量和对应的光刻工艺的数量可以减少，使得工艺可以简化。此外，起到源极区和漏极区作用的氧化物导电膜可在氧化物半导体层716与起到源电极和漏电极作用的导电层719和720之间提供。该氧化物导电膜的材料优选地包含氧化锌作为成分并且优选地不包含氧化铟。氧化锌、氧化锌铝、氧氮化锌铝、氧化镓锌等等可以用于这样的氧化物导电膜。例如，在形成氧化物导电膜的情况下，用于形成氧化物导电膜的蚀刻和用于形成导电层719和720的蚀刻可同时进行。提供起到源极区和漏极区作用的氧化物导电膜，氧化物半导体层716与导电层719和720之间的电阻可以降低，使得晶体管可以高速地操作。另外，提供起到源极区和漏极区作用的氧化物导电膜，晶体管的耐受电压可以增加。
接着，可使用例如N20、N2或Ar的气体进行等离子体处理。附连到氧化物半导体层的表面的水等等用该等离子体处理而被去除。备选地，可使用氧和氩的混合气体进行等离子体处理。在等离子体处理后，如在图15B中图示的，形成栅极绝缘膜721来覆盖导电层719和720以及氧化物半导体层716。然后，在栅极绝缘膜721上形成栅电极722来与氧化物半导体层716重叠。然后，在形成栅电极722后利用栅电极722作为掩模、通过添加赋予n型导电性的掺杂剂到氧化物半导体层716来形成一对高浓度区908。注意在氧化物半导体层716中，隔着栅极绝缘膜721与栅电极722重叠的区域是沟道形成区。氧化物半导体层716包括该对高浓度区908之间的沟道形成区。用于形成高浓度区908的掺杂剂可以通过离子注入添加。例如氦、氩或氙等稀有气体、例如氮、磷、砷或锑等15族原子等等可以用作该掺杂剂。例如，在氮用作掺杂剂的情况下，高浓度区908中的氮原子的浓度优选地是5X IO1Vcm3或更高以及IX IO2Vcm3或更低。添加赋予n型导电性的掺杂剂的高浓度区908具有比氧化物半导体层716中的其他区域更高的导电性。从而，在氧化物半导体层716中提供高浓度区908，源电极和漏电极(导电层719和720)之间的电阻可以降低。当源电极和漏电极(导电层719和720)之间的电阻降低时，即使当晶体管11是小型化时，可以保证高的导通态电流和高速的操作。另外，通过使晶体管11小型化，配置存储器311的每单位面积的存储容量可以增加。在基于In-Ga-Zn-O的氧化物半导体用于氧化物半导体层716的情况下，在添加氮后通过在300至600°C热处理持续I小时，高浓度区908中的氧化物半导体具有纤锌矿晶体结构。当高浓度区908中的氧化物半导体具有纤锌矿晶体结构时，高浓度区908的导电性可以进一步增加并且源电极和漏电极(导电层719和720)之间的电阻可以进一步降低。注意为了通过形成具有纤锌矿晶体结构的氧化物半导体来有效地降低源电极和漏电极(导电层719和720)之间的电阻，在氮用作掺杂剂的情况下，高浓度区908中的氮原子的浓度优选地是lX102°/cm3或更高以及7at. %或更低。即使在氮原子的浓度低于上面的范围的情况下，可以在一些情况下获得具有纤锌矿晶体结构的氧化物半导体。栅极绝缘膜721可以使用与栅极绝缘膜703的那些相似的材料和层状结构形成。注意栅极绝缘膜721优选地包括尽可能少的例如水分或氢等杂质，并且栅极绝缘膜721可使用单层绝缘膜或堆叠的多个绝缘膜形成。当在栅极绝缘膜721中包含氢时，氢进入氧化物半导体层716或氧化物半导体层716中的氧由氢提取，由此氧化物半导体层716具有较低的电阻(n型导电性)并且可形成寄生沟道。从而，采用不使用氢的沉积方法以便形成包含尽可能少的氢的栅极绝缘膜721，这是重要的。具有高阻隔性能的材料优选地用于栅极绝缘膜721。例如，氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等等可以用作具有高阻隔性能的绝缘膜。当使用堆叠的多个绝缘膜时，具有低比例的氮的绝缘膜(例如氧化硅膜或氧氮化硅膜等)在比具有高阻隔性能的绝缘膜更接近氧化物半导体层716的侧上形成。然后，形成具有高阻隔性能的绝缘膜来隔着具有低比例的氮的绝缘膜与导电层719和720以及氧化物半导体层716重叠。当使用具有高阻隔性能的绝缘膜时，可以防止例如水分或氢等杂质进入氧化物半导体层716、栅极绝缘膜721或氧化物半导体层716与另一个绝缘膜及其附近之间的界面。另外，形成具有低比例的氮的绝缘膜(例如氧化硅膜或氧氮化硅膜等)以与氧化物半导体层716接触，使得可以防止具有高阻隔性能的绝缘膜与氧化物半导体层716直接接触。在该实施例中，形成具有其中通过溅射形成的IOOnm厚的氮化硅膜堆叠在通过溅射形成的200nm厚的氧化硅膜上的结构的栅极绝缘膜721。沉积期间衬底温度在室温至 300°C之间，并且在该实施例中是100°C。在栅极绝缘膜721形成后，可进行热处理。优选地以200至400°C (例如，250至3500C )在氮气氛、超干燥空气或稀有气体(例如，氩或氦)气氛中进行热处理。气体中水的含量是20ppm或更低,优选地是Ippm或更低,更优选地是IOppb或更低,这是优选的。在该实施例中，例如，以250°C在氮气氛中进行热处理持续I小时。备选地,可以采用与对氧化物半导体层进行的热处理以便减少水分或氢相似的方式，在形成导电层719和720之前以高温持续短时间地进行RTA处理。即使当通过对氧化物半导体层716进行热处理而在氧化物半导体层716中产生氧缺陷时，通过在提供包含氧的栅极绝缘膜721后进行热处理而从栅极绝缘膜721向氧化物半导体层716供应氧。通过供应氧给氧化物半导体层716，在氧化物半导体层716中可以减少起到供体作用的氧缺陷并且可以满足化学计量比。氧化物半导体层716中氧的比例高于化学计量比，这是优选的。因此，可以使氧化物半导体层716成为大致上本征的，并且由于氧缺陷而引起的晶体管的电特性变化可以减少；从而，电特性可以改进。该热处理的时间没有受到特定限制，只要是在形成栅极绝缘膜721之后即可。当该热处理起到另一个步骤中的热处理(例如，在形成树脂膜期间的热处理或用于降低透明导电膜的电阻的热处理)的作用时，可以使氧化物半导体层716成为大致上本征的而不增加步骤的数量。备选地，在氧化物半导体层716中起到供体作用的氧缺陷可通过在氧气氛中对氧化物半导体层716进行热处理使得氧添加到氧化物半导体而减少。在例如高于或等于100°C并且低于350°C (优选地高于或等于150°C并且低于250°C )进行热处理。用于氧气氛中的热处理的氧气不包括水、氢等等，这是优选的。备选地，引入热处理设备的氧气的纯度优选地是6N(99. 9999% )或更高，更优选地是7N(99. 99999% )或更高(即，氧中的杂质浓度是Ippm或更低，优选地是0. Ippm或更低)。备选地，氧可通过离子注入、离子掺杂等等添加到氧化物半导体层716，使得起到供体作用的氧缺陷减少。例如，用2.45GHz的微波做成等离子体的氧可添加到氧化物半导体层716。
栅电极722可以采用在栅极绝缘膜721上形成导电膜并且然后将其蚀刻这样的方式形成。栅电极722可以使用与栅电极707或导电层719和720的相似的材料形成。栅电极722的厚度是10至400nm，优选地是100至200nm。在该实施例中，在使用钨靶通过溅射形成用于栅电极的150nm厚的导电膜后，通过蚀刻将该导电膜加工成期望的形状，使得形成栅电极722。抗蚀剂掩模可通过喷墨法形 成。当通过喷墨法形成抗蚀剂掩模时，未使用光掩模；从而，制造成本可以降低。通过上面的步骤形成晶体管11。在晶体管11中，源电极和漏电极(导电层719和720)没有与栅电极722重叠。也就是说，在源电极和漏电极(导电层719和720)与栅电极722之间提供间隙，其大于栅极绝缘膜721的厚度。从而，在晶体管11中，在源电极和漏电极与栅电极之间形成的寄生电容可以减少。因此，可以进行高速操作。注意晶体管11不限于沟道是在氧化物半导体层中形成的晶体管，并且使用在沟道形成区中包括带隙比硅的更宽并且本征载流子密度比硅的更低的半导体材料的晶体管，这是可能的。例如，碳化硅、氮化镓等等可以用作这样的半导体材料来代替氧化物半导体。采用包括这样的半导体材料的沟道形成区，可以获得关断态电流极其低的晶体管。尽管晶体管11是单栅晶体管，当在需要时包括多个互相电连接的栅电极时，可以形成多栅晶体管，其包括多个沟道形成区。注意与氧化物半导体层716接触的绝缘膜(在该实施例中，对应于栅极绝缘膜721)可使用包含13族元素和氧的绝缘材料形成。许多氧化物半导体材料包含属于13族的元素，并且包含13族元素的绝缘材料与氧化物半导体一起很好地发挥作用。通过使用这样的包含13族元素的绝缘材料用于绝缘膜(其与氧化物半导体层接触)，与氧化物半导体层交界的状态可以很好地保持。包含13族元素的绝缘材料是包含一个或多个13族元素的绝缘材料。包含13族元素的绝缘材料的示例包括氧化镓、氧化铝、氧化铝镓和氧化镓铝。这里，氧化铝镓是铝的含量大于镓的含量(以原子百分比计)的材料，并且氧化镓铝是镓的含量大于或等于铝的含量(以原子百分比计)的材料。例如，在形成与包含镓的氧化物半导体层接触的绝缘膜的情况下，当包含氧化镓的材料用于绝缘膜时，可以在氧化物半导体层与绝缘膜之间的界面处保持有利的特性。例如，当提供互相接触的氧化物半导体层和包含氧化镓的绝缘膜时，在氧化物半导体层与绝缘膜之间的界面处的氢的堆积可以减少。注意在属于与氧化物半导体的构成元素相同的族的元素用于绝缘膜的情况下可以获得相似的效果。例如，利用包含氧化铝的材料形成绝缘膜是有效的。氧化铝不易透过水。从而，使用包括氧化铝的材料以便防止水进入氧化物半导体层，这是优选的。通过在氧气氛或氧掺杂中热处理，与氧化物半导体层716接触的绝缘膜优选地包含比例上高于化学计量比的氧。氧掺杂是氧添加到块体。注意使用术语“块体”以便阐明氧不仅添加到薄膜的表面，还添加到薄膜的内部。术语“氧掺杂”还意味着“氧等离子体掺杂”，其中做成等离子体的氧添加到块体。氧掺杂可通过离子注入或离子掺杂进行。例如，在使用氧化镓形成与氧化物半导体层716接触的绝缘膜的情况下，通过氧掺杂或氧气氛中的热处理，氧化镓的组成可以是Ga2Ox (X = 3+ a , 0 < a < I)。
在使用氧化铝形成与氧化物半导体层716接触的绝缘膜的情况下，通过氧掺杂或氧气氛中的热处理，氧化铝的组成可以是Al20x(X = 3+a，0 < a < I)。在使用氧化镓铝(氧化铝镓)形成与氧化物半导体层716接触的绝缘膜的情况下，通过氧掺杂或氧气氛中的热处理，氧化镓铝(氧化铝镓)的组成可以是GaxAl2_x03+a (0< X < 2,0 < a < I)。通过氧掺杂，可以形成包括其中氧的比例高于化学计量比的区域的绝缘膜。当包括这样的区域的绝缘膜与氧化物半导体层接触时，绝缘膜中过多存在的氧供应给氧化物半导体层，并且氧化物半导体层中或氧化物半导体层与绝缘膜之间的界面处的氧不足减少。从而，氧化物半导体层可以是本征或大致上本征的氧化物半导体。包括其中氧的比例高于化学计量比的区域的绝缘膜可应用于与氧化物半导体层716接触的绝缘膜中的放置在氧化物半导体层的上侧上的绝缘膜或放置氧化物半导体层的下侧上的绝缘膜；然而，将这样的绝缘膜应用于这两个绝缘膜是优选的。用其中氧化物半导 体层716夹在绝缘膜(其每个包括其中氧的比例高于化学计量比的区域)之间的结构可以增强上面的效果，这些绝缘膜可用作与氧化物半导体层716接触的绝缘膜并且安置在氧化物半导体层716的上侧和下侧上。氧化物半导体层716的上侧和下侧上的绝缘膜可包含相同的构成元素或不同的构成元素。例如，上侧和下侧上的绝缘膜都可使用组成是Ga20x(X = 3+a ,0 < a < I)的氧化镓形成。备选地，上侧和下侧上的绝缘膜中的一个可使用Ga20x(X = 3+a，0 < a < I)形成并且另一个可使用组成是Al2Ox (X = 3+a ,0 < a < I)的氧化铝形成。与氧化物半导体层716接触的绝缘膜可通过堆叠绝缘膜形成，这些绝缘膜每个包括其中氧的比例高于化学计量比的区域。例如，氧化物半导体层716的上侧上的绝缘膜可如下形成形成组成是Ga20x(X = 3+a ,0 < a < I)的氧化镓并且可在其之上形成组成是GaxAl2_x03+a (0 < X < 2，0 < a < I)的氧化镓铝(氧化铝镓)。注意氧化物半导体层716的下侧上的绝缘膜可通过堆叠绝缘膜形成，这些绝缘膜每个包括其中氧的比例高于化学计量比的区域。备选地，氧化物半导体层716的上侧和下侧上的绝缘膜两者可通过堆叠绝缘膜形成，这些绝缘膜每个包括其中氧的比例高于化学计量比的区域。接着，如在图15C中图示的，形成绝缘膜724来覆盖栅极绝缘膜721和栅电极722。该绝缘膜724可以通过PVD、CVD等等形成。该绝缘膜724可以使用包括例如氧化硅、氧氮化硅、氮化硅、氧化铪、氧化镓或氧化铝等无机绝缘材料的材料形成。注意具有低介电常数的材料或具有低介电常数的结构(例如，多孔结构)优选地用于绝缘膜724。当绝缘膜724的介电常数降低时，在布线或电极之间产生的寄生电容可以减小，这导致更高速度的操作。尽管在该实施例中绝缘膜724具有单层结构，本发明的一个实施例不限于该结构。绝缘膜724可具有两个或以上的层的层状结构。接着，在栅极绝缘膜721和绝缘膜724中形成开口，使得导电层720的部分被暴露。在这之后，通过该开口与导电层720接触的布线726在绝缘膜724上形成。导电膜通过PVD或CVD形成并且其然后被蚀刻使得形成布线726。从铝、铬、铜、钽、钛、钥或钨选择的元素、包含这些元素中的任何元素作为成分的合金等等可以用作导电膜的材料。可使用包括锰、镁、锆、铍、钕和钪中的一个或这些元素中的任何元素的组合的材料。
具体地，例如，采用在包括绝缘膜724中的开口的区域中通过PVD形成薄的钛膜并且通过PVD形成薄的钛膜(具有大约5nm的厚度)并且然后形成要嵌入开口中的铝膜的方法，这是可能的。这里，通过PVD形成的钛膜具有减少在其上形成钛膜的表面上形成的氧化物膜(例如，原生氧化物膜)来降低与下方电极等等(这里，导电层720)的接触电阻的功能。另外，可以防止铝膜凸起。可在形成钛、氮化钛等等的阻挡膜后通过镀法形成铜膜。接着，如在图15D中图示的，形成绝缘膜727来覆盖布线726。此外，在该绝缘膜727上形成导电膜并且蚀刻该导电膜使得形成导电层7301。然后，形成绝缘膜7302来覆盖导电层7301，并且在绝缘膜7302上形成导电膜7303。从而，可以形成电容器12。电容器12的一对电极中的一个电极对应于导电层7301。电容器12的一对电极中的另一个对应于导电膜7303。电容器12的介电层对应于绝缘膜7302。这里，绝缘膜727、导电层7301、绝缘膜7302和导电膜7303的材料可以与其他绝缘膜和其他导电层的材料相似。通过该系列步骤可以形成可编程LSI。通过上面的步骤，包括在配置存储器311中的非易失性存储电路10中的晶体管11 和电容器12可以与易失性存储电路200中的晶体管133重叠。从而，配置存储器311的面积可以减小，使得可以使可编程LSI变小。此外,包括在配置存储器311中的非易失性存储电路10和易失性存储电路200可以容易地互相电连接。该实施例可视情况与其他实施例中的任何实施例结合。(实施例7)在该实施例中，描述了晶体管11，其包括具有与实施例3中的结构不同的结构的氧化物半导体层。注意与图15A至15D中的那些相同的部分由相同的标号指示，并且省略其的说明。图16A中的晶体管11是顶栅晶体管(其中栅电极722在氧化物半导体层716上形成)，并且也是底部接触晶体管，其中源电极和漏电极(导电层719和720)在氧化物半导体层716下方形成。氧化物半导体层716包括一对高浓度区918，其可以在形成栅电极722后通过添加赋予n型导电性的掺杂剂到氧化物半导体层716来获得。另外，在氧化物半导体层716中，隔着栅极绝缘膜721与栅电极722重叠的区域是沟道形成区919。氧化物半导体层716包括该对高浓度区918之间的沟道形成区919。高浓度区918可以采用与实施例6中的高浓度区908的相似的方式形成。图16B中的晶体管11是顶栅晶体管(其中栅电极722在氧化物半导体层716上形成)，并且也是顶部接触晶体管，其中源电极和漏电极(导电层719和720)在氧化物半导体层716上形成。图16B中的晶体管11包括侧壁930，在栅电极722的端处提供这些侧壁930并且使用绝缘膜形成这些侧壁930。氧化物半导体层716包括一对高浓度区928和一对低浓度区929，其可以在形成栅电极722后通过添加赋予n型导电性的掺杂剂到氧化物半导体层716而获得。另外，在氧化物半导体层716中，隔着栅极绝缘膜721与栅电极722重叠的区域是沟道形成区931。氧化物半导体层716包括该对高浓度区928之间的该对低浓度区929以及该对低浓度区929之间的沟道形成区931。此外，在与侧壁930重叠的氧化物半导体层716的区域中隔着栅极绝缘膜721提供该对低浓度区929。
高浓度区928和低浓度区929可以采用与实施例4中的高浓度区908的相似的方式形成。图16C中的晶体管11是顶栅晶体管(其中栅电极722在氧化物半导体层716上形成)，并且也是底部接触晶体管，其中源电极和漏电极(导电层719和720)在氧化物半导体层716下方形成。图16C中的晶体管11包括侧壁950，在栅电极722的端处提供这些侧壁950并且使用绝缘膜形成这些侧壁950。氧化物半导体层716包括一对高浓度区948和一对低浓度区949，其可以在形成栅电极722后通过添加赋予n型导电性的掺杂剂到氧化物半导体层716而获得。另外，在氧化物半导体层716中，隔着栅极绝缘膜721与栅电极722重叠的区域是沟道形成区951。氧化物半导体层716包括该对高浓度区948之间的该对低浓度区949以及该对低浓度区949之间的沟道形成区951。此外，在与侧壁950重叠的氧化物半导体层716的区域中隔着栅极
绝缘膜721提供该对低浓度区949。高浓度区948和低浓度区949可以采用与实施例6中的高浓度区908的相似的方式形成。注意，作为用于在包括氧化物半导体的晶体管中通过自对准工艺形成起到源极区或漏极区作用的高浓度区的方法中的一个，已经公开了方法，通过该方法，暴露氧化物半导体层的表面、进行氩等离子体处理，并且暴露于等离子体的氧化物半导体层中的区域的电阻降低(S. Jeon 等人的 “ 180nm Gate Length Amorphous InGaZnO Thin Film Transistorfor High Density Image Sensor Applications^IEDM Tech. Dig,页 5CM-5O7, 2OlO 年)。然而，在形成方法中，部分去除栅极绝缘膜使得起到源极区或漏极区作用的区域在形成栅极绝缘膜后暴露，这是必要的。从而，当去除栅极绝缘膜时，下层的氧化物半导体层部分地被过度蚀刻，使得起到源极区或漏极区作用的区域的厚度减小。因此，源极区或漏极区的电阻增加并且容易发生由于过度蚀刻而引起的晶体管的特性缺陷。为了使晶体管小型化，采用干法蚀刻(其具有高的加工精度)是必要的。在干法蚀刻的情况下特别容易发生过度蚀刻，这无法充分保证氧化物半导体层相对于栅极绝缘膜的选择性。例如，当氧化物半导体层具有足够大的厚度时，过度蚀刻无关紧要。然而，在沟道长度是200nm或更少的情况下，氧化物半导体层中起到沟道形成区作用的区域的厚度是20nm或更少，优选地是IOnm或更少以便防止短沟道效应，这是必要的。在使用这样的薄氧化物半导体层的情况下，氧化物半导体层的过度蚀刻是不利的，因为源极区或漏极区的电阻增加并且如上文描述的那样发生晶体管的特性缺陷。然而，如在本发明的一个实施例中的那样，在不暴露氧化物半导体层并且留下栅极绝缘膜时添加掺杂剂到氧化物半导体层时，可以防止氧化物半导体层的过度蚀刻并且氧化物半导体层的过多损坏可以减少。此外，氧化物半导体层与栅极绝缘膜之间的界面可以保持清洁。从而，晶体管的特性和可靠性可以改进。该实施例可视情况与其他实施例中的任何实施例结合。(实施例8)在该实施例中，描述了晶体管，其包括具有与实施例6或实施例7中的结构不同的结构的氧化物半导体层。注意与图15A至15D中的那些相同的部分由相同的标号指示，并且省略其的说明。在该实施例中的晶体管11中，提供栅电极722来与导电层719和720重叠。在该实施例中的晶体管11与实施例6或实施例7中的晶体管11不同在于未利用栅电极722作为掩模添加赋予导电性的杂质元素到氧化物半导体层716。图17A中的晶体管11包括在导电层719和720下方的氧化物半导体层716。图17B中的晶体管11包括在导电层719和720上方的氧化物半导体层716。注意图17A和17B每个图示其中绝缘膜724的顶表面未变平的结构；然而，该实施例不限于该结构。绝缘膜724的顶表面可变平。该实施例可视情况与其他实施例中的任何实施例结合。(实施例9)磁性隧道结元件(MTJ元件)大体上称作非易失性随机存取存储器。该MTJ元件在隔着绝缘膜提供在上方和下方的膜中的自旋方向平行时采用低电阻状态存储数据，并且在自旋方向不平行时采用高电阻状态存储数据。另一方面，上面的实施例中的非易失性存储电路利用沟道是在氧化物半导体层中形成的晶体管。MTJ元件和上面的实施例中的非易失性存储电路的原理彼此完全不同。表I示出MTJ元件(由表中的“自旋电子器件(MTJ元件)”指示)与上面的实施例中的包括氧化物半导体的非易失性存储电路(由表中的“OS/Si”指示)之间的对比。[表 I]因为使用磁性材料，当温度是居里温度或更高时失去磁性能，因此MTJ元件是不 利的。
权利要求
1.一种半导体器件，包括 可编程逻辑电路，其包括 配置存储器，其包括 易失性存储电路，其配置成当向所述可编程逻辑电路供应电源时存储配置数据；以及 非易失性存储电路，其配置成当不向所述可编程电路供应所述电源时存储所述配置数据。
2.如权利要求I所述的半导体器件，其进一步包括配置成存储所述配置数据的存储器元件， 其中存储在所述存储器元件中的配置数据的至少一部分输入到所述配置存储器，并且其中所述存储器元件包括晶体管，其包括氧化物半导体层，所述氧化物半导体层包括 沟道形成区；和电容器，其一对电极中的一个电极电连接到当所述晶体管关断时被设置处于浮动状态的节点。
3.如权利要求I所述的半导体器件， 其中所述可编程逻辑电路的功能根据所述配置数据而改变。
4.如权利要求I所述的半导体器件， 其中所述非易失性存储电路包括晶体管，其配置成控制存储所述配置数据，并且 其中所述晶体管包括氧化物半导体层，其包括沟道形成区。
5.如权利要求4所述的半导体器件，其中所述非易失性存储电路进一步包括电容器，其一对电极中的一个电极电连接到当所述晶体管关断时被设置处于浮动状态的节点。
6.如权利要求I所述的半导体器件， 其中所述易失性存储电路包括两个运算电路，并且 其中来自一个运算电路的输出输入到另一个运算电路，并且来自所述另一个运算电路的输出输入到所述一个运算电路。
7.一种半导体器件，包括 可编程逻辑电路，其包括逻辑元件，所述逻辑元件的每个包括 配置存储器，其包括 易失性存储电路，其配置成存储配置数据；以及 非易失性存储电路，其配置成存储所述配置数据。
8.如权利要求7所述的半导体器件，其进一步包括配置成存储所述配置数据的存储器元件， 其中存储在所述存储器元件中的配置数据的至少一部分输入到所述配置存储器，并且其中所述存储器元件包括晶体管，其包括氧化物半导体层，所述氧化物半导体层包括沟道形成区；和电容器，其一对电极中的一个电极电连接到当所述晶体管关断时被设置处于浮动状态的节点。
9.如权利要求7所述的半导体器件， 其中所述可编程逻辑电路的功能通过根据所述配置数据改变所述逻辑元件之间的电连接而改变。
10.如权利要求7所述的半导体器件， 其中所述非易失性存储电路包括晶体管，其配置成控制存储所述配置数据，并且其中所述晶体管包括氧化物半导体层，其包括沟道形成区。
11.如权利要求10所述的半导体器件，其中所述非易失性存储电路进一步包括电容器，其一对电极中的一个电极电连接到当所述晶体管关断时被设置处于浮动状态的节点。
12.如权利要求7所述的半导体器件， 其中所述易失性存储电路包括两个运算电路，并且 其中来自一个运算电路的输出输入到另一个运算电路，并且来自所述另一个运算电路的输出输入到所述一个运算电路。
13.一种半导体器件，包括 可编程逻辑电路，其包括逻辑元件，所述逻辑元件的每个包括 配置存储器，其包括 易失性存储电路，其配置成存储配置数据；以及 非易失性存储电路，其配置成存储所述配置数据； 查找表，其配置成根据所述配置数据进行不同的运算处理；以及 选择电路，其配置成根据所述配置数据改变所述逻辑元件之间的电连接。
14.如权利要求13所述的半导体器件， 其中所述逻辑元件的每个进一步包括寄存器，其与时钟信号同步地输出对应于来自所述查找表的输出信号的信号。
15.如权利要求13所述的半导体器件，其进一步包括配置成存储所述配置数据的存储器元件， 其中存储在所述存储器元件中的配置数据的至少一部分输入到所述配置存储器，并且 其中所述存储器元件包括晶体管，其包括氧化物半导体层，所述氧化物半导体层包括沟道形成区；和电容器，其一对电极中的一个电极电连接到当所述晶体管关断时被设置处于浮动状态的节点。
16.如权利要求13所述的半导体器件， 其中所述非易失性存储电路包括晶体管，其配置成控制存储所述配置数据，并且 其中所述晶体管包括氧化物半导体层，其包括沟道形成区。
17.如权利要求16所述的半导体器件，其中所述非易失性存储电路进一步包括电容器，其一对电极中的一个电极电连接到当所述晶体管关断时设置处于浮动状态的节点。
18.如权利要求13所述的半导体器件， 其中所述易失性存储电路包括两个运算电路，并且 其中来自一个运算电路的输出输入到另一个运算电路，并且来自所述另一个运算电路的输出输入到所述一个运算电路。
全文摘要
本公开涉及可编程LSI。提供可以进行动态配置的低功率可编程LSI。该可编程LSI包括多个逻辑元件。这些多个逻辑元件每个包括配置存储器。这些多个逻辑元件的每个根据存储在配置存储器中的配置数据进行不同的运算处理并且改变这些逻辑元件之间的电连接。该配置存储器包括易失性存储电路和非易失性存储电路的设置。该非易失性存储电路包括晶体管，其的沟道在氧化物半导体层中形成；和电容器，其一对电极中的一个电极电连接到当晶体管关断时被设置处于浮动状态的节点。
文档编号G11C11/4063GK102739236SQ20121011511
公开日2012年10月17日 申请日期2012年4月13日 优先权日2011年4月13日
发明者傅保洋树, 大岛和晃, 小山润, 小林英智, 盐野入丰, 米田诚一, 西岛辰司, 远藤正己 申请人:株式会社半导体能源研究所