具有阵列电熔丝的半导体集成电路及其驱动方法与流程

本申请要求2012年4月30日申请的韩国专利申请No.10-2012-0045443的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体集成电路设计技术，且更具体而言，涉及一种具有阵列电熔丝（array e-fuse，ARE）的半导体集成电路及驱动所述半导体集成电路的方法。

背景技术：

半导体集成电路包括具有相同图案的电路且还包括冗余电路，使得尽管一些电路由于工艺变量而具有故障，但半导体集成电路仍可用作正常产品。

具体地，半导体存储装置通常包括集成在一个芯片中的大量存储器单元，且如果在任何一个存储器单元中存在故障，则存储芯片被视为有缺陷产品且作废。随着半导体集成电路的集成度增加，在有限尺寸的芯片内集成了更多的存储器单元。在此状态下，如果在任何一个存储器单元中出现故障且如果整个存储芯片经判定为缺陷产品，则成品率受损。为了解决此问题，半导体存储装置通常配备熔丝电路和冗余单元阵列。

同时，当要设定根据半导体集成电路的测试所确定的特定值时使用熔丝电路。

典型的熔丝电路使用线型金属激光熔丝，且通过用激光束选择性地断开金属线来对熔丝编程。换言之，半导体集成电路根据熔丝是否熔断而被提供期望的信息。

然而，归因于线间间距随半导体集成电路的集成度增加而减小，激光熔丝电路的生产在设备上不断耗费投资且花费很多时间用于熔丝编程。此外，熔丝阵列所占的面积很大，且编程是在晶片阶段而不是在封装阶段执行的。

因此，经常用电熔丝来替换激光熔丝以应对激光熔丝的上述特征。电熔丝基本上具有晶体管的形式且通过将高电场施加至栅极且使栅绝缘层断裂来对电熔丝编程。

尽管可以多种形式实现电熔丝电路，但普遍使用具有形成为阵列的单位熔丝单元的阵列电熔丝（ARE）电路。一般而言，当半导体集成电路执行初始化操作即加电操作时，读取编程在ARE电路中的数据且随后将该数据储存在寄存器中，且使用所储存的数据。将编程的ARE数据储存在寄存器中的操作被称为启动（boot-up）操作。

目前，在初始化操作期间基于从外部输入的复位信号来初始化启动操作。诸如双数据速率3动态随机存取存储器（DDR3 DRAM）装置的存储装置在规范上支持外部复位功能，且根据DDR3 DRAM的规范，在将外部复位信号RESETB使能为逻辑低电平之后，在期望的时间例如约500μs内没有命令被施加至存储装置。因此，存储装置在该时间期间不执行任何其他操作。如果存储装置在由外部复位信号所规定的时间内执行启动操作，则无故障发生。

然而，不支持外部复位功能的半导体集成电路可能无法保证用于对阵列电熔丝稳定地执行启动操作的时间。

技术实现要素：

本发明的一个实施例涉及一种半导体集成电路及其驱动方法，即使所述半导体集成电路不支持外部复位功能，所述半导体集成电路仍可对阵列电熔丝稳定地执行启动操作。

根据本发明的一个实施例，一种半导体集成电路包括：正常熔丝单元阵列，所述正常熔丝单元阵列被编程具有正常熔丝数据；虚设熔丝单元阵列，所述虚设熔丝单元阵列被编程具有验证熔丝数据；以及传感器，所述传感器被配置成从所述虚设熔丝单元阵列读取验证熔丝数据且从正常熔丝单元阵列读取正常熔丝数据，其中，正常熔丝单元阵列被配置成根据虚设熔丝单元阵列的读取结果来被读取。

根据本发明的另一个实施例，一种半导体集成电路包括：正常熔丝单元阵列，所述正常熔丝单元阵列被编程具有正常熔丝数据，且通过响应于周期性使能的主计数信号而顺序地将多个字线使能，来经由多个位线输出正常熔丝数据；验证计数器，所述验证计数器被配置成响应于加电信号而产生周期性使能的验证计数信号；虚设熔丝单元阵列，所述虚设熔丝单元阵列被编程具有验证熔丝数据，且通过响应于验证计数信号而周期性将验证字线使能直至主计数起始信号被使能，来经由所述多个位线输出验证熔丝数据；传感器，所述传感器被配置成响应于感测放大使能信号而读取加载在所述多个位线上的验证熔丝数据和正常熔丝数据；验证器，所述验证器被配置成响应于组合传感器的输出信号之中的对应于验证熔丝数据的信号而将主计数起始信号使能；主计数器，所述主计数器被配置成响应于主计数起始信号而产生主计数信号；以及寄存器，所述寄存器被配置成储存传感器的输出信号之中的对应于正常熔丝数据的信号。

根据本发明的又一个实施例，一种用于驱动半导体集成电路的方法包括以下步骤：响应于加电信号而读取被编程具有验证熔丝数据的虚设熔丝单元阵列；判定读取虚设熔丝单元阵列的结果是否与预期值一致；以及在读取虚设熔丝单元阵列的结果被判定为与预期值一致时读取被编程具有正常熔丝数据的正常熔丝单元阵列。

附图说明

图1是说明根据本发明的一个实施例的半导体集成电路的阵列电熔丝（ARE）电路的示意图。

图2是描述图1所示的ARE电路的启动操作的流程图。

图3是说明根据本发明的另一个实施例的半导体集成电路的ARE电路的框图。

图4是说明图3所示的ARE电路的时序图。

具体实施方式

下面将参照附图详细描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为限于本文所提供的实施例。确切地说，提供这些实施例是为了使本说明书充分且完整，并将向本领域技术人员充分传达本发明的范围。在本说明书中，在本发明的各个附图和实施例中，相同的附图标记表示相似的部分。

图1是说明根据本发明的一个实施例的半导体集成电路的阵列电熔丝（ARE）电路的示意图。

参看图1，根据本发明的本实施例的ARE电路包括正常熔丝单元阵列100、虚设熔丝单元阵列120以及传感器140。正常熔丝单元阵列100基于编程电压PGM<0:N>而被选择性地编程，且包括与字线WL<0:N>和位线BL<0:M>耦接且布置成阵列形式的多个单位电熔丝单元UC。虚设熔丝单元阵列120基于验证编程电压PGM_PRE而被编程具有验证熔丝数据，且包括与验证字线WL0_PRE和位线BL<0:M>耦接且布置成阵列形式的多个单位电熔丝单元UC。传感器140读取正常熔丝单元阵列100和虚设熔丝单元阵列120的编程状态。

增加虚设熔丝单元阵列120以验证在半导体集成电路的初始化操作（也被称为加电操作）期间电力供应是否进入稳定状态且是否可以对正常熔丝单元阵列100执行启动操作。设置在虚设熔丝单元阵列120中的单位电熔丝单元UC具有与正常熔丝单元阵列100的单位电熔丝单元UC相同的结构，且虚设熔丝单元阵列120可以与正常熔丝单元阵列100共享传感器140。因此，正常熔丝单元阵列100的位线BL<0:M>可用于虚设熔丝单元阵列120。

根据一个实例，可以将编程电压PGM<0:N>和验证编程电压PGM_PRE设定为相同的电压电平并使用。

传感器140包括多个感测放大器SA，所述多个感测放大器用于基于参考电压SAREF而感测并放大位线BL<0:M>中的每个的电压电平。

在下文中，将描述单位电熔丝单元UC的结构和操作以理解基本ARE电路的编程操作和读取操作。

每个单位电熔丝单元UC包括：第一NMOS晶体管NM0，所述第一NMOS晶体管NM0具有与源极电压端子耦接的源极和用于接收相应编程电压PGM<0:N>的栅极；以及第二NMOS晶体管NM1，所述第二NMOS晶体管NM1具有与第一NMOS晶体管NM0的漏极耦接的源极、与相应位线BL<0:M>耦接的漏极和与相应字线WL<0:N>耦接的栅极。源极电压端子的电压电平可根据编程电压PGM<0:N>的电压电平而不同。根据一个实例，产生足够强以使第一NMOS晶体管NM0的栅极绝缘层断裂的栅极-源极电压VGS，例如约6V。因此，如果编程电压PGM<0:N>足够高，则接地电压可施加至源极电压端子，且当编程电压PGM<0:N>被设定为较低时，施加负电压至源极电压端子。在执行编程操作时施加编程电压PGM<0:N>。当选择字线WL<0:N>时，与字线耦接的第二NMOS晶体管NM1导通，且因此，储存在晶体管中的特定数据根据第一NMOS晶体管NM0是否断裂来经由相应位线输出。

图2是描述图1所示的ARE电路的启动操作的流程图。参见图1和图2，参照图1和图2来描述根据本发明的本实施例的ARE电路的启动操作。

出于说明的目的，假设正常熔丝单元阵列100已被编程具有适当的信息，诸如修复地址信息，且虚设熔丝单元阵列120已被编程具有验证熔丝数据。如上所述，通过选择性地施加编程电压PGM<0:N>和验证编程电压PGM_PRE来执行编程操作。

首先，在步骤S200中，在半导体集成电路的加电操作期间读取虚设熔丝单元阵列120。本文中，通过将虚设熔丝单元阵列120的验证字线WL0_PRE使能来将验证熔丝数据加载到位线BL<0:M>上，且通过将传感器140的多个感测放大器SA使能来感测加载在位线BL<0:M>上的数据的极性。

随后，在步骤S210中判断传感器140所感测的数据即读取的数据是否与对应于编程的验证熔丝数据的预期值一致。如果传感器140所感测的结果与预期值不一致，则再次读取虚设熔丝单元阵列120。

如果传感器140所感测的结果与预期值一致，则在步骤S220中读取正常熔丝单元阵列100。此处，通过顺序地将正常熔丝单元阵列100的多个字线WL<0:N>使能来将熔丝数据加载至位线BL<0:M>上，且通过将传感器140的多个感测放大器SA使能来感测表示数据的信号的极性。传感器140感测对应于字线WL<0:N>中的每个的熔丝数据，且所感测的熔丝数据被储存在寄存器中。换言之，字线的顺序使能、感测和储存在寄存器中，一起形成一个循环。

如上所述，当根据读取虚设熔丝单元阵列120的结果来验证加电状态之后，读取正常熔丝单元阵列100，即使在不支持外部复位功能的半导体集成电路中，仍可在ARE电路中稳定地执行启动操作。

图3是说明根据本发明的另一个实施例的半导体集成电路的ARE电路的框图。

参看图3，根据本发明的本实施例的ARE电路包括正常熔丝单元阵列200、验证计数器210、虚设熔丝单元阵列220、传感器230、验证器240、主计数器250和寄存器260。正常熔丝单元阵列200被编程具有正常熔丝数据，且通过响应于主计数信号CNT_M而顺序将多个字线使能来经由多个位线BL<0:M>输出正常熔丝数据。验证计数器210响应于加电信号PWRUP而产生以特定周期使能的验证计数信号CNT_PREP。虚设熔丝单元阵列220被编程具有验证熔丝数据，且通过响应于验证计数信号CNT_PREP而将验证字线使能直至主计数起始信号CNT_START被使能，来经由多个位线BL<0:M>输出验证熔丝数据。传感器230响应于感测放大使能信号SAEN而读取加载在位线BL<0:M>上的验证熔丝数据和正常熔丝数据。验证器240组合传感器230的输出信号FDATA<0:M>之中的对应于验证熔丝数据的信号，且当获得预期结果时，验证器240将主计数起始信号CNT_START使能。主计数器250响应于主计数起始信号CNT_START而产生主计数信号CNT_M。寄存器260储存传感器230的输出信号FDATA<0:M>之中的对应于正常熔丝数据的信号。

此处，通过混合验证计数信号CNT_PREP和主计数信号CNT_M来产生感测放大使能信号SAEN，且混合器270可以是用于对验证计数信号CNT_PREP和主计数信号CNT_M执行“或”运算的任何合理适用的逻辑电路。

正常熔丝单元阵列200、虚设熔丝单元阵列220和传感器230的详细结构可以与图1所示的结构相同。

验证器240可以是用于对传感器230的输出信号FDATA<0:M>之中的对应于验证熔丝数据的信号执行“与”运算的任何合理适用的电路。

主计数器250被形成为执行计数操作等于设置在正常熔丝单元阵列200中的字线数目的次数。

图4是说明图3所示的ARE电路的时序图。在下文中，参看图3和图4描述根据本发明的本实施例的ARE电路的启动操作。

此处，假设正常熔丝单元阵列200已被编程具有适当的信息，诸如修复地址信息，且虚设熔丝单元阵列220已被编程具有验证熔丝数据。

首先，当加电信号PWRUP在半导体集成电路的加电操作期间被使能时，验证计数器210被使能以便以特定的周期执行计数操作。

每当从验证计数器210输出的验证计数信号CNT_PREP被使能时，虚设熔丝单元阵列220的验证字线被使能，且通过将感测放大使能信号SAEN使能来读取虚设熔丝单元阵列220。由于紧接在加电操作执行之后电力供应在半导体集成电路内不稳定，故编程在虚设熔丝单元阵列220中的验证熔丝数据未被准确地感测为高。如果在对应于多个位线BL<0:M>的熔丝单元全部断裂时获得的预期值处于逻辑高电平，则验证器240经由传感器230的所有输出信号FDATA<0:M>的“与”运算来判定传感器230的所有输出信号FDATA<0:M>是否处于逻辑高电平。如果根据验证器240中的验证操作判定传感器230的所有输出信号FDATA<0:M>并非都处于逻辑高电平，则主计数起始信号CNT_START继续维持逻辑低电平，且在下一计数周期再次读取虚设熔丝单元阵列220。同时，如果根据验证器240中的验证操作判定传感器230的所有输出信号FDATA<0:M>都处于逻辑高电平，则主计数起始信号CNT_START转变为逻辑高电平。

当主计数起始信号CNT_START转变为逻辑高电平时，验证计数器210被禁止，且主计数器250被使能以便以特定的周期执行计数操作。

每当主计数信号CNT_M被使能时，通过顺序地将正常熔丝单元阵列200的多个字线使能来读取正常熔丝数据且将正常熔丝数据储存在寄存器260中。更具体而言，每当主计数信号CNT_M被使能时，正常熔丝单元阵列200的字线被顺序使能且这也将感测放大使能信号SAEN使能。因此，熔丝数据被加载在位线BL<0:M>上，且传感器230开始感测加载在位线BL<0:M>上的数据的极性。传感器230感测对应于字线的熔丝数据，且所感测的熔丝数据FDATA<0:M>被储存在寄存器260中。此处，字线的顺序使能、感测和储存在寄存器中，一起形成一个循环。

此处，可以与时钟信号CK同步地执行与计数周期无关的所有操作。

如上所述，当在基于读取虚设熔丝单元阵列220的结果验证加电状态之后读取正常熔丝单元阵列200时，即使在不支持外部复位功能的半导体集成电路中，仍可对ARE电路稳定地执行启动操作。

根据本发明的一个实施例，即使半导体集成电路不支持外部复位功能，半导体集成电路仍可对阵列电熔丝稳定地执行启动操作。

尽管已参照特定实施例描述了本发明，但本领域技术人员可以理解，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。

例如，在本发明的实施例中所示例性地呈现的逻辑运算部可根据所使用信号的种类和信号的使能电平而用另一种逻辑运算部来替换或可以省略。

而且，尽管本发明的上述实施例说明的是在虚设熔丝单元阵列中设置一个验证字线的情况，但如果需要，可以设置多个验证字线。