1.一种非易失性存储器电路，其中，具备：多个存储元件部，该存储元件部包含：齐纳击穿元件；以及开关部，在数据读出时将所述齐纳击穿元件的阳极连接于输出端，所述非易失性存储器电路特征在于，
以将所述多个存储元件部各自所包含的所述齐纳击穿元件的阴极连接于供给将数据向所述多个存储元件部写入时的电压的写入用电源或供给从所述多个存储元件部读出数据时的电压的读出用电源的方式进行共同连接，将所述多个存储元件部的所述输出端共同连接于检测器的输入端，在数据读出时在将所述读出用电源的电压对所述多个存储元件部各自所包含的所述齐纳击穿元件的阴极进行供给之后经过了规定期间的时点，通过依次输入选择所述多个存储元件部的各个的选择指示信号来使所选择的所述多个存储元件部各自的所述开关部接通，从而将所述多个存储元件部各自所包含的所述齐纳击穿元件的阳极经由所述输出端连接于所述检测器的输入端，当利用所述选择指示信号选择了相应的存储元件部时能够利用读出指示信号或写入指示信号对该存储元件部进行读出或写入。
2.根据权利要求1所述的非易失性存储器电路，其中，在数据写入时在将所述写入用电源的电压对所述多个存储元件部各自所包含的所述齐纳击穿元件的阴极进行供给之后经过了规定期间的时点，通过依次输入所述选择指示信号从而将所选择的所述多个存储元件部各自的阳极连接于接地电位。
3.根据权利要求1或权利要求2所述的非易失性存储器电路，其中，
所述开关部是第1晶体管，所述第1晶体管的漏极连接于所述齐纳击穿元件的阳极，源极连接于所述输出端，在数据读出时对栅极输入读出指示信号，
在各个所述存储元件部中设置有第2晶体管，所述第2晶体管的漏极连接于所述齐纳击穿元件的阳极，源极被接地，在数据写入时对栅极输入写入指示信号。
4.根据权利要求1或权利要求2所述的非易失性存储器电路，其中，
所述开关部是第1晶体管，所述第1晶体管的漏极连接于所述齐纳击穿元件的阳极，源极连接于所述输出端，在数据读出时或者在数据写入时对栅极输入所述选择指示信号，
在所述输出端和所述检测器之间设置有切换部，所述切换部以在数据写入时将所述输出端接地，在数据读出时将所述输出端连接于所述检测器的输入端的方式进行切换。
5.根据权利要求4所述的非易失性存储器电路，其中，所述切换部包含：
第2晶体管，所述第2晶体管的漏极连接于所述输出端，源极被接地，对栅极输入写入指示信号；以及
第3晶体管，所述第3晶体管的漏极连接于所述第2晶体管的漏极，源极连接于所述检测器的输入端，对栅极输入读出指示信号。
6.一种半导体装置，其中，具备：
权利要求1至权利要求5的任一项所述的非易失性存储器电路；以及
中央处理装置，使用该非易失性存储器电路进行数据的写入及读出的任一方或双方。
7.一种非易失性存储器的读出方法，其中，所述非易失性存储器具备：多个存储元件部，该存储元件部包含：齐纳击穿元件；以及开关部，在数据读出时将所述齐纳击穿元件的阳极连接于输出端，所述读出方法具备如下步骤：
以将所述多个存储元件部各自所包含的所述齐纳击穿元件的阴极连接于供给从所述多个存储元件部读出数据时的电压的读出用电源的方式进行共同连接、并且将所述多个存储元件部的所述输出端共同连接于检测器的输入端的连接步骤；以及
在数据读出时在将所述读出用电源的电压对所述多个存储元件部各自所包含的所述齐纳击穿元件的阴极进行供给之后经过了规定期间的时点，通过依次输入选择所述多个存储元件部的各个的选择指示信号来使所选择的所述多个存储元件部各自的所述开关部接通，从而将所述多个存储元件部各自所包含的所述齐纳击穿元件的阳极经由所述输出端连接于所述检测器的输入端的读出步骤。