一种加速dram灵敏放大器的方法
【专利摘要】本发明提供一种加速DRAM灵敏放大器的方法，包括以下步骤：第一NMOS管的栅极信号SANT升高打开第一NMOS管，第一NMOS管的漏极信号NCS被拉低到地电压，参考位线bl_n开始被往地电压拉；然后，第二NMOS管的栅极信号SAP1T升高使第二NMOS管导通，使第二NMOS管的源极信号PCS被拉高至高电压VOD，位线bl电压被快速拉高至高于电压VBLH，然后第二NMOS管的栅极信号SAP1T变为低电平；然后，第三NMOS管的栅极信号SAP2T升高使第三NMOS管导通，第三NMOS管的源极信号PCS被拉至电压VBLH，位线bl慢慢降低至VBLH电压。本发明保证了DRAM存储单元的可靠性。
【专利说明】—种加速DRAM灵敏放大器的方法
【【技术领域】】
[0001]本发明涉及存储器【技术领域】，特别涉及一种加速DRAM灵敏放大器的方法。
【【背景技术】】
[0002]在传统的DRAM中，灵敏放大器的工作机理如下:
[0003]位线bl与参考位线bl_n的电压差达到一定值后，信号sant打开NM0S1,这样信号ncs被拉低到地电压,参考位线bl_n开始被往低电压拉，然后，信号sapt打开NM0S2,这样信号pcs被拉高到vblh,位线bl开始被高电压拉。最终,位线bl被拉高到高电压vblh,参考位线bl_n被拉低到地电压，这样就完成了灵敏放大器对位线的全摆幅放大。高电压Vblh的高低决定了灵敏放大器的放大速度，但是vblh太高又会影响DRAM存储单元的可靠性。
【
【发明内容】
】
[0004]本发明的目的在于提供一种加速DRAM灵敏放大器的方法，加速DRAM灵敏放大器放大速度的同时，保障了 DRAM存储单元的可靠性。
[0005]为了实现上述目的，本发明采用如下技术方案:
[0006]一种加速DRAM灵敏放大器的方法，包括以下步骤:
[0007]第一 NMOS管的栅极信号SANT升高打开第一 NMOS管，第一 NMOS管的漏极信号NCS被拉低到地电压，参考位线bl_n开始被往地电压拉；
[0008]然后，第二 NMOS管的栅极信号SAPlT升高使第二 NMOS管导通，使第二 NMOS管的源极信号PCS被拉高至高电压V0D，位线bl电压被快速拉高至高于电压VBLH，然后第二 NMOS管的栅极信号SAPlT变为低电平；
[0009]然后，第三NMOS管的栅极信号SAP2T升高使第三NMOS管导通，第三NMOS管的源极信号PCS被拉至电压VBLH，位线bl慢慢降低至VBLH电压。
[0010]本发明进一步的改进在于:电压VOD大于电压VBLH。
[0011]本发明进一步的改进在于:第二 NMOS管的漏极连接电压V0D，第三NMOS管的漏极连接电压VBLH ;第二 NMOS管的源极连接第三NMOS管的源极。
[0012]本发明进一步的改进在于:DRAM在自刷新时，第二 NMOS管的栅极信号SAPlT始终为地电平。
[0013]为了实现上述目的，本发明采用如下技术方案:本发明一种加速DRAM灵敏放大器的方法，通过一个NMOS管引入大于DRAM灵敏放大器驱动电压的高电压VOD，加速DRAM灵敏放大器的放大速度，同时位线电压最终还是维持在VBLH电压，所以也保证了 DRAM存储单元的可靠性。 【【专利附图】
【附图说明】】
[0014]图1为现有DRAM灵敏放大器的工作时序图；
[0015]图2为现有DRAM灵敏放大器的电路图；[0016]图3为本发明DRAM灵敏放大器的工作时序图；
[0017]图4为本发明DRAM灵敏放大器的工作时序图；
[0018]图5为本发明DRAM灵敏放大器省电时的工作时序图。
【【具体实施方式】】
[0019]请参阅图3和图4所示，为了改善tRCD (也就是加快灵敏放大器的放大速度)，本发明一种加速DRAM灵敏放大器的方法，包括以下步骤:
[0020]NMOSl的栅极信号SANT升高打开NMOSl，这样NMOSl的漏极信号NCS被拉低到地电压，参考位线bl_n开始被往地电压拉；
[0021]然后，NM0S3的栅极信号SAPlT升高至高电平，使NM0S3导通，NM0S3的源极信号PCS被拉高至vod，位线bl电压被快速拉高至高于电压VBLH，然后NM0S3的栅极信号SAPlT变为低电平；NM0S2的栅极信号SAP2T变为高电平，使NM0S2导通，NM0S2的源极信号PCS被拉至电压VBLH，位线bl慢慢降低至VBLH电压。
[0022]这种方法提高了 灵敏放大器的放大速度，同时位线电压最终还是维持在VBLH电压，所以也保证了 DRAM存储单元的可靠性。
[0023]请参阅图4所示，DRAM在自刷新时，时序要求非常低，所以灵敏放大器不需要如此快的工作，把VOD的控制去掉，相比于加速DRAM灵敏放大器的方法会达到省电的目的。所以在自刷新时，SAPlT始终为地电平，SAP2T跟SANT —起变为高电平，这样PCS就只处在VBLH电平，位线最终会被拉高到VBLH，不存在用VOD加速灵敏放大器的过程，从而达到了省电的目的。
【权利要求】
1.一种加速DRAM灵敏放大器的方法，其特征在于，包括以下步骤: 第一 NMOS管(NMOSl)的栅极信号SANT升高打开第一 NMOS管(NMOSl )，第一 NMOS管(NMOSl)的漏极信号NCS被拉低到地电压，参考位线bl_n开始被往地电压拉； 然后，第二 NMOS管(NM0S3)的栅极信号SAPlT升高使第二 NMOS管(NM0S3)导通，使第二 NMOS管(NM0S3)的源极信号PCS被拉高至高电压V0D，位线bl电压被快速拉高至高于电压VBLH，然后第二 NMOS管(NM0S3)的栅极信号SAPlT变为低电平； 然后，第三NMOS管(NM0S2 )的栅极信号SAP2T升高使第三NMOS管(NM0S2 )导通，第三NMOS管(NM0S2)的源极信号PCS被拉至电压VBLH，位线bl慢慢降低至VBLH电压。
2.根据权利要求1所述的一种加速DRAM灵敏放大器的方法，其特征在于，电压VOD大于电压VBLH。
3.根据权利要求1所述的一种加速DRAM灵敏放大器的方法，其特征在于，第二NMOS管(NM0S3)的漏极连接电压V0D，第三NMOS管(NM0S2)的漏极连接电压VBLH ;第二 NMOS管(NM0S3)的源极连接第三NMOS管(NM0S2)的源极。
4.根据权利要求1所述的一种加速DRAM灵敏放大器的方法，其特征在于，DRAM在自刷新时，第二 NMOS管(NM0S3)的栅极信号SAPlT始终为地电平。
【文档编号】G11C11/407GK103971728SQ201410127117
【公开日】2014年8月6日 申请日期:2014年3月31日 优先权日:2014年3月31日
【发明者】亚历山大, 段会福, 俞冰 申请人:西安华芯半导体有限公司