一种改进型交叉耦合灵敏放大器的制造方法
【专利摘要】本发明公开了一种改进型交叉耦合灵敏放大器，包括：电压预充平衡电路，PMOS交叉耦合放大电路，NMOS交叉耦合放大电路以及输出电路。所述电压预充平衡电路连接所述PMOS交叉耦合放大电路和NMOS交叉耦合放大电路；所述NMOS交叉耦合放大电路连接所述PMOS交叉耦合放大电路和输出电路。所述电压预充平衡电路用于预充平衡放大器输出端口信号，切断放大器输出通路；所述PMOS交叉耦合放大电路用于采集和快速放大位线上电压差；所述NMOS交叉耦合放大电路用于二次放大位线上电压差；所述输出电路将放大电路输出的差分信号转换为单端信号，同时增加后级驱动能力。
【专利说明】一种改进型交叉耦合灵敏放大器
【技术领域】
[0001]本发明涉及存储电路技术，特别涉及一种灵敏放大器。
【背景技术】
[0002]灵敏放大器是静态随机存储器(Static Random Access Memory, SRAM)中重要的一部分。由于在SRAM存储器读数据所消耗的时间一般大于写数据时所消耗的时间，所以SRAM存储器的速度主要由读数据的时间所决定。在SRAM存储器进行读出数据的过程中，由于位线上连接许多存储单元,导致位线上存在很大的电容,这样位线在充电和放电的过程中速度将会变慢，影响了数据读出的速度。灵敏放大器可以将位线上微小的摆幅放大到数字信号的级别，既加快了 SRAM存储器读出速度，又减少了位线上电压摆幅，消除了大部分与位线上充电放电有关的功耗。
[0003]灵敏放大器主要有两大种类:电压型灵敏放大器和电流型灵敏放大器。电压型灵敏放大器的主要特征为检测并且放大位线上的电压差。电流型灵敏放大器的主要特征为检测并且放大位线上的电流差。电流型灵敏放大器不受位线上存在的电容和负载影响，但是它的电路结构较复杂，可靠性差，并且功耗很大。电压型灵敏放大器虽然受位线上存在的电容和负载影响，但是它结构简单，稳定性高，功耗低，所以电压型灵敏放大器在应用中使用较多。
[0004]电压型灵敏放大器主要有运放型灵敏放大器，交叉耦合型灵敏放大器，锁存型灵敏放大器这几个种类。运放型灵敏放大器虽然增益高，但速度慢，占用面积大，功耗大。锁存型灵敏放大器一般为了使输入输出端口分开，使用的是差分锁存型灵敏放大器，虽然速度快，但结构复杂，动态功耗较大。交叉耦合型灵敏放大器结构较简单，速度快，但是灵敏度和可靠性低。
[0005]如前所述，本发明在采用传统的交叉耦合型灵敏放大器结构的基础上，加上了NMOS交叉耦合放大电路，不仅保留了交叉耦合结构所特有的结构简单，放大速度快的优点，还降低了开启灵敏放大器所需位线上的电压差，降低了电路的整体延时和位线放电产生的动态功耗，同时本发明的灵敏放大器输出的差分电压更接近数字逻辑的高低电平，增加了电路的可靠性，降低了后级数字电路的功耗。
【发明内容】
[0006](一 )要解决的技术问题
[0007]本发明要解决的技术问题是:如何提高PMOS交叉耦合灵敏放大器的灵敏度和使交叉耦合灵敏放大电路输出的差分电压更为接近数字逻辑的高低电平，增加其可靠性。
[0008]( 二 )技术方案
[0009]为解决上述问题，本发明提供了一种灵敏放大器，包括:电压预充平衡电路，PMOS交叉耦合放大电路，NMOS交叉耦合放大电路以及输出电路。所述电压预充平衡电路连接所述PMOS交叉耦合放大电路和NMOS交叉耦合放大电路，所述NMOS交叉耦合放大电路连接所述PMOS交叉耦合放大电路和输出电路。所述电压预充平衡电路用于预充平衡放大器输出端口信号，切断放大器输出通路，确保SRAM空闲时段的正确输出；所述PMOS交叉耦合放大电路用于采集和快速放大位线上电压差；所述NMOS交叉耦合放大电路用于二次放大位线差；所述输出电路将放大电路输出的差分信号转换为单端电压信号，同时增加后级驱动能力。当信号被成功放大后，随即切断前级所述交两个放大电路的直流通路，降低直流功耗。
[0010]其中，所述NMOS交叉耦合放大电路包括PMOS管P9、PM0S管P10、NM0S管N3、NM0S管N4、及NMOS管N5，PM0S管P9、PM0S管PlO为一组，PMOS管P9和PMOS管PlO的源极连接电源电压；NM0S管N3和NMOS管N4为一组，NMOS管N3和NMOS管N4的源极相连，NMOS管N3的栅极连接NMOS管N4的漏极，NMOS管N4的栅极连接NMOS管N3的漏极；NM0S管N5为一组，NMOS管N5的源极接地；PM0S管P9的栅极和PMOS管PlO的栅极分别连接前级PMOS交叉耦合放大电路的输出端口，NMOS管N3的漏极连接PMOS管P9的漏极和前级电压预充平衡放大电路的4个预充端的其中一个预充端，NMOS管N4的漏极连接PMOS管PlO的漏极和前级电压预充平衡放大电路的4个预充端的其中另一个预充端，NMOS管N5的漏极连接NMOS管N3和NMOS管N4的源极，NMOS管N5的栅极连接控制信号。
[0011](三)有益效果
[0012]本发明的改进型交叉耦合灵敏放大器不仅保留了交叉耦合结构所特有的结构简单，放大速度快的优点，还提高了灵敏放大器的灵敏度，即降低了开启灵敏放大器所需位线上的电压差，降低了电路的整体延时和位线放电产生的动态功耗，同时本发明的灵敏放大器输出的差分电压更接近数字逻辑的高低电平，增加了电路的可靠性，降低了后级数字电路的功耗。
【专利附图】
【附图说明】
[0013]图1是现有技术中交叉耦合型灵敏放大器结构示意图；
[0014]图2是本发明实施例中改进型交叉耦合灵敏放大器电路结构示意图；
[0015]图3是本发明实施例中电压预充平衡电路结构示意图；
[0016]图4是本发明实施例中PMOS交叉耦合放大电路和NMOS交叉耦合放大电路结构连接示意图；
[0017]图5是本发明实施例中输出电路结构示意图。
【具体实施方式】
[0018]下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
[0019]本实施例提出了一种改进型交叉耦合灵敏放大器设计，如图2所示。包括:电压预充平衡电路，PMOS交叉耦合放大电路，NMOS交叉耦合放大电路以及输出电路。所述电压预充平衡电路连接所述PMOS交叉耦合放大电路和NMOS交叉耦合放大电路；所述NMOS交叉耦合放大电路连接所述PMOS交叉耦合放大电路和输出电路。所述电压预充平衡电路用于预充平衡放大器输出端口信号，切断放大器输出通路，确保空闲时段SRAM的正确输出；所述PMOS交叉耦合放大电路用于采集和快速放大位线上电压差；所述NMOS交叉耦合放大电路用于二次放大位线差；所述输出电路将放大电路输出的差分信号转换为单端电压信号，同时增加后级驱动能力。当信号被成功放大后，随即切断前级所述交两个放大电路的直流通路，降低直流功耗。
[0020]本实施例中，电压预充平衡电路采用了图3中的六个PMOS管(Pl~P6)结构。Pl~P6的栅极均连接控制信号A，P1、P2、P4、P5的源极连接了电源电压，P1、P2的漏极分别和P3的源极、漏极连接，P4、P5的漏极分别和P6的源极、漏极连接，。电压预充平衡电路在放大电路停止工作时将PMOS交叉耦合放大电路的输出端口和NMOS交叉耦合放大电路的输出端口进行预充和平衡至电源电压，切断了本实施例中的输出电路通路，确保在SRAM不读期间，灵敏放大器的输出不影响SRAM数据输出。
[0021]本实施例中，PMOS交叉耦合放大电路采用现有的PMOS交叉耦合放大电路结构，如图4所示。包括三个NM0S(N1、N2、N8)管和两个PMOS管(P7、P8)。N8管为尾电流源为PMOS交叉耦合放大电路提供偏置电流；N1、N2管为差分管，栅极连接位线BL和非位线
线电压进行采样；P7、P8连接成为正反馈电路，锁存放大N1、N2栅极输入的电压差分信号；PMOS交叉耦合放大电路的输出端口 OUT、OUTB分别连接前级电压预充平衡电路中PMOS管P3的漏极、源极。
[0022]本实施例中，NMOS交叉耦合放大电路采用了图4中的两个PMOS管(P9、P10)和三个NMOS管(N3、N4、N5)结构。P9、PlO为一组，尺寸相同，P9和PlO的源极连接电源电压；N3和N4为一组，尺寸相同，N3和N4的源极相连，N3的栅极连接N4的漏极，N4的栅极连接N3的漏极；N5为一组，N5的源极接地；P9的栅极和PlO的栅极分别连接前级PMOS交叉耦合放大电路的输出端口 OUT、OUTB ；N4的漏极连接PlO的漏极，N3的漏极连接P9的漏极，N3、N4的漏极，即NMOS交叉耦合放大电路的输出端口连接前级电压预充平衡电路中PMOS管P6的源极和漏极；N5的漏极连 接N3和N4的源极，N5的栅极用于连接控制信号A。NMOS交叉耦合放大电路对前级PMOS交叉耦合放大电路的输出电压进行二次放大。
[0023]本实施例中，输出电路采用了图5中的两个NMOS管(N6、N7)和两个PMOS管(P11、P12)结构。N6和P12为一组，N6和P12的栅极和栅极、漏极和漏极连接，N6的源极连接地GND，P12的源极连接电源电压VDD，N6和P12连接成一个反相器结构，栅极端口与前级NMOS交叉耦合放大电路的一端输出端口 Kl相连；N7和Pll为一组，N7栅极连接N6和P12的漏极端口 K2，源极连接地GND，PlI栅极连接前级NMOS交叉耦合放大电路另一输出端口 K3，源极连接电源电压VDD，N7和Pll漏极相连，是本发明中最终的输出端口 K4。
[0024]本发明的改进型交叉耦合灵敏放大器具体工作过程如下:
[0025]I)空闲时段时，将控制端A端电压下拉至0V。此时由于A为低电平，所以，NS管截止，PMOS交叉耦合放大电路停止工作，不存在电源到地的直流通路，没有直流功耗；N5管截止，NMOS交叉耦合放大电路停止工作，不存在电源到地的直流通路，没有直流功耗；P1~P6管打开，本实施例中电压预充平衡电路开始工作，对PMOS交叉耦合放大电路的输出端口OUT和OUTB进行预充和平衡至电源电压VDDJ^ NMOS交叉耦合放大电路的输出端口 K1、K3进行预充和平衡至电源电压VDD，切断本发明中的输出电路通路，确保在SRAM不读期间，灵敏放大器的输出不影响SRAM数据输出端口数据。
[0026]2)读操作时，位线上电压差已达到一定数值，控制端A的电压由低电平变为高电平VDD，本实施例中的电压预充平衡电路关闭，Ν5、Ν8管打开，电路进入电压采样放大阶段。此时，Ν1、Ν2管打开，对位线上电压进行采样，由于位线电压不相等，流过Ν1、Ν2的电流形成电流差，最终将反应成OUT与OUTB端口电压差，OUT与OUTB端口电位经过P7、P8管形成的正反馈形成第一级的差分输出。当位线上电压信号被成功采样并经过第一级PMOS交叉耦合放大电路后，输出的电压信号送入后级NMOS交叉耦合放大电路进行再次放大。此时P9和PlO管一个由于低压导通，一个由于高压处在截止区，本实施例中假设P9管导通，PlO管处在截止区。对于导通的P9管由于源极连接电压源VDD，将对该P管的漏极Kl电位进行上拉，此时N4管导通，由于N5管打开，N4管的漏极K3电位在上拉通路PlO管关闭的同时被N5管下拉至逻辑“0”，此时N3管截止，对于Kl端口下拉通路断开，只保留了上拉通路，所以Kl端口电位可被P9管上拉至VDD。最终Kl端口电位与K3端口电位将达到比前一级输出更为完美数字级别高低电平。反之亦然。最终通过输出电路将双端差分输出变为单端输出K4,同时增加驱动后级数字电路能力。
[0027]由于本实施例中的灵敏放大器只需第二级NMOS交叉耦合放大电路中两个PMOS管P7、P8 一个处于导通状态，一个处于截止状态，即第一级PMOS交叉耦合电路的输出的两个电压在第二级NMOS交叉耦合放大电路中PMOS管P7、P8的阈值电压附近，本实施例中的灵敏放大器即可输出数字级别的高低电平，所以对于输入的位线差要求很小。所以本实施例中的灵敏放大器不仅保留了交叉耦合结构所特有的结构简单，放大速度快的优点，还降低了开启灵敏放大器所需位线上的电压差，提高了灵敏放大器的灵敏度，降低了电路的整体延时和位线放电产生的动态功耗，同时本实施例中的灵敏放大器输出的差分电压更接近数字逻辑的高低电平，增加了电路的可靠性，降低了后级数字电路的功耗。
[0028]以上实施方式仅用于说明本发明，而并非本发明的限制，有关【技术领域】的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
【权利要求】
1.一种改进型交叉耦合灵敏放大器，包括:电压预充平衡电路，PMOS交叉耦合放大电路，NMOS交叉耦合放大电路以及输出电路，其特征在于: 所述预充平衡电路连接所述PMOS交叉耦合放大电路和NMOS交叉耦合放大电路；所述NMOS交叉耦合放大电路连接所述PMOS交叉耦合放大电路和输出电路。
2.如权利要求1所述的所述电压预充平衡电路用于预充平衡两级放大器输出端口信号，切断放大器输出通路，确保空闲时段SRAM正确输出；所述的PMOS交叉耦合放大电路用于采集和快速放大位线上电压差；所述的NMOS交叉耦合放大电路用于二次放大位线电压差，增加灵敏放大器的灵敏度和可靠性。
3.如权利要求1所述的改进型交叉耦合灵敏放大器，其特征在于，所述NMOS交叉耦合放大电路包括 PMOS 管 P9、PMOS 管 P10、NMOS 管 N3、NMOS 管 N4、及 NMOS 管 N5，PMOS 管 P9、PMOS管PlO为一组，PMOS管P9和PMOS管PlO的源极连接电源电压；NM0S管N3和NMOS管N4为一组，NMOS管N3和NMOS管N4的源极相连，NMOS管N3的栅极连接NMOS管N4的漏极，NMOS管N4的栅极连接NMOS管N3的漏极；NM0S管N5为一组，NMOS管N5的源极接地；PM0S管P9的栅极和PMOS管PlO的栅极分别连接前级PMOS交叉耦合放大电路的输出端口，NMOS管N3的漏极连接PMOS管P9的漏极和前级电压预充平衡放大电路的4个预充端的其中一个预充端，NMOS管N4的漏极连接PMOS管PlO的漏极和前级电压预充平衡放大电路的4个预充端其中的另一个预充端，NMOS管N5的漏极连接NMOS管N3和NMOS管N4的源极，NMOS管N5的栅极连接控制信号。
【文档编号】G11C7/12GK104036821SQ201410267030
【公开日】2014年9月10日 申请日期:2014年6月12日 优先权日:2014年6月12日
【发明者】虞致国, 梁思思, 赵琳娜, 顾晓峰 申请人:江南大学