一种自适应的源极电压调节型sram结构的制作方法
【专利摘要】本发明是一种自适应的源极电压调节型SRAM结构，包括由多个MOS管构成的基本SRAM存储单元，还包括一个源端电压调节电路，所述源端电压调节电路由NMOS管M7、反相器INV1、反相器INV2、可调电容Cbst构成，其中，所述NMOS管M7的漏极连接SRAM存储单元电路源端SOURCE，NMOS管M7的源极接地，NMOS管M7的栅极连接使能信号端bsten，使能信号端bsten通过两个串联的反相器INV1和反相器INV2缓冲后连接可调节电容Cbst的一个极板上，可调节电容Cbst的另一块极板连接电路的源端SOURCE。采用本发明技术方案，可以加快读写操作的速度、提高芯片的良率，同时，对较大块SRAM进行分块编码并分别进行读写操作能降低电路整体功耗。
【专利说明】—种自适应的源极电压调节型SRAM结构
【技术领域】
[0001]本发明涉及快速SRAM存储器领域，具体涉及具有源极电压自调节功能的快速SRAM存储器。
【背景技术】
[0002]现代的智能手机、平板电脑、可穿戴设备等新兴智能电子设备越来越广泛地应用于人们的日常生活。它们的功能越发全面、速度也不断提高，这也给设备生产商带来了更高的要求，设备体积和电压的按比例缩小规律使得这些智能设备的芯片运行最小电压必须降低，此外，现代半导体工艺的技术进行也使得mos管特征尺寸到达了 20nm甚至是1nm的级别，因此与特征尺寸相适应的最小电压也必须做出改进，而相比于工艺、电压和温度的变化，最小电压更难进行调整，尤其是快速SRAM的最小电压。
[0003]很多已有的文章和专利当中提出了各中形式的读写辅助电路，以此来实现降低SRAM最小电压的目的。例如在2013年，Jonathan Chang等人在文章“A 20nm IlMbSRAM in high—k metal-gate with assist circuitry for low-leakage and 1w-Vminapplicat1n”中提出了一种叫做“部分抑制的字线电压机制”PSWL的读取辅助电路结构，它利用一种可编码的选通信号来选取字线电压驱动上的负载PMOS管的数量而提高读取数据时候的字线电压以达到增加读写速度和降低Vmin的目的，同时文章也利用了一种叫做“位线长度跟踪式的负位线电压激增机制” BT-NBL，在写驱动器的源极增加一组电压激增电路来实现写入数据时候的位线电压能够达到负值的目的，使得选通管的栅源电压差增大而使得位线电压降低进而增强写能力，降低Vmin.然而，很多类似于上述方式的读写辅助电路在增强读写速度，降低Vmin的同时，因为额外辅助电路的加入，使得整体SRAM的功耗增加很多，另外芯片面积也必然随之加大，这就是上述方式的共同缺点。
[0004]另一方面，设计完成的芯片在大批量生产出来的时候，因为工艺水平的限制，必然会以一定的概率(通常按照正态分布的规律)有一部分存储单元MOS管的开通电流1n会比正常MOS管的开通电流小，这时候如果用正常的电压驱动上述单元，则有可能发生读写数据失败，我们把这部分存储单元称为” tail bits”，这就造成了电路功能的失败而导致芯片的浪费。
[0005]本发明基于上述考虑，如果在增加读写辅助功能电路的同时，引入一种减少读写辅助电路数量的结构，就可以降低电路功耗，提高存取数据的速率，同时增强读写数据的能力，这就使得上述tail bits仍然能够存取数据而提高芯片的良率。
【发明内容】
[0006]本发明的目的是在引入读写辅助电路的同时，使用一种减少读写辅助电路数量的结构，降低电路的功耗，提高存取数据的能力，提高SRAM芯片的良率。具体的就是一种自适应的源极电压调节型SRAM结构。
[0007]为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现: 一种自适应的源极电压调节型SRAM结构，包括由多个MOS管构成的基本SRAM存储单元，还包括一个源端电压调节电路，所述源端电压调节电路由NMOS管M7、反相器INVl、反相器INV2、可调电容Cbst构成，其中，所述NMOS管M7的漏极连接SRAM存储单元电路源端SOURCE，NMOS管M7的源极接地，NMOS管M7的栅极连接使能信号端bsten，使能信号端bsten通过两个串联的反相器INVl和反相器INV2缓冲后连接可调节电容Cbst的一个极板上，可调节电容Cbst的另一块极板连接电路的源端SOURCE。
[0008]进一步的,所述SRAM存储单元分成若干较小的子模块sub-block,并且依据测试所得的每个子模块sub-block的tail bits在进行读写操作时源端SOURCE需调节电压大小来决定每个子模块sub-block的状态,所述的每个子模块sub-block的状态为其进行读写所需要的电压情况，所述源端电压调节电路对每个子模块sub-block的源端SOURCE电压进行不同程度的调节。
[0009]进一步的，对所述的每个子模块sub-block进行读写所需要的电压进行编码，所有的子模块sub-block对应的编码信息全部存放在同一块非易失性存储器NVM中。
[0010]进一步的，所述的每个子模块sub-block上设置有多路并联的电容，每路电容电路上设置有选通开关，其多路并联的电容和选通开关组合构成源端电压调节电路的可调节电容Cbst。
[0011]进一步的,所述选通开关的通断由子模块sub-block存放在NVM中对应的编码信息决定。
[0012]进一步的，所述使能信号端bsten的信号为电压信号。
[0013]本发明的有益效果是:
1、使用自适应的源极电压调节机制，使用一套boost电路通过使能信号调整源端的电压到VSS以及不同程度的NVSS，这样可以增加SRAM单元的读写操作能力，加快SRAM的读写速度，进而可以提闻SRAM芯片的良率。
[0014]2、将大块的SRAM分成几份或者更多份，根据每个sub-block的测试情况来对NVM进行编码，选用不同的代码来实现不同tail bit的不同程度的NVSS的调节，这样可以减少源端电压调节电路的使用，从而很大程度地减小电路的功耗。
【专利附图】
【附图说明】
[0015]图1是本发明中源端电压调节电路以及多(六)管SRAM单元电路图；
图2是本发明中源端电压调节电路使能电压、a点电压以及源端电压的波形示意图；
图3是本发明中将大块SRAM分成若干子块sub-block并进行编码的示意图；
图4是本发明中使用编码调节电容选通开关进而调节电容大小的示意图。
【具体实施方式】
[0016]下面将参考附图并结合实施例，来详细说明本发明。
[0017]如图1所示，一种自适应的源极电压调节型SRAM结构，包括由六个MOS管构成的基本SRAM存储单元，还包括一个源端电压调节电路，所述源端电压调节电路由NMOS管M7、反相器INVl、反相器INV2、可调电容Cbst构成，其中，所述NMOS管M7的漏极连接SRAM存储单元电路源端SOURCE，NMOS管M7的源极接地，NMOS管M7的栅极连接使能信号端bsten，使能信号端bsten通过两个串联的反相器INVl和反相器INV2缓冲后连接可调节电容Cbst的一个极板上，可调节电容Cbst的另一块极板连接电路的源端SOURCE。
[0018]其次，本实施例中所涉及到的较大的SRAM模块，将其分成几份或者更多份的子模块sub-block，如图3所示，当SRAM测试芯片生产出来之后进行测试，根据测试所得的每个子模块sub-block中的tail bits在进行读写操作时源端SOURCE需调节电压大小来决定每个子模块sub-block的状态，也就是其进行读写所需要的电压情况，以此将子模块sub-block分成不同的类别进行不同程度的源极电压调节。同时将这些不同状态的子模块sub-block进行编码,例如，使用00表示该子模块sub-block只需要在源极加正常的VSS，用01表示该子模块sub-block需在源极加浅程度负调节的VSS而用11表示该子模块sub-block需在源极加深程度负调节的VSS,而这些子模块sub-block的编码用一块非易失性存储器NVM来存放。
[0019]此外，本发明中在选用不同程度负调节的Vss时使用不同大小的电容来完成，电容的选择可以根据给该子模块sub-block的编码来连接一组选通开关来完成，具体如图4所示，这样，不同的编码可以选择不同的子模块sub-block，同时还能选择不同大小的电容，以此实现不同程度的源极电压负调节。
[0020]在本实施例中，继续参照图3，参照图3，将大块的SRAM分成几份或者更多份，在对测试芯片完成测试后，根据每一个子模块sub-block当中的tail bits的情况来选择对其进行不同的编码，例如，用代码00表示该sub-block当中的bits都正常，无需对源端电压进行调节，用代码01表示该sub-block中的部分tail bits需进行浅程度的负电压调节，用11表示该sub-block中的tail bits需进行深程度的负电压调节,将这些代码存储在一块NVM当中。当给出地址之后可以将地址和NVM当中的编码进行匹配，以此知道所需操作的单元所处的子模块sub-block以及对该子模块sub-block进行读写所需要进行的源端电压调节情况。这里假设地址匹配的结果是该单元所在子模块sub-block进行操作需进行浅程度负电压调节，所得的代码是01，如图3中的情况，这时依据图4所示，该01代码可以控制电容Cl，C2的选通开关，此时开关Tl接通，开关T2关断，电容Cl连接到源端，可进行浅程度的负电压调节。
[0021]结合图1和图2，在源端电压调节电路的使能信号端bsten上施加一个高电压，在该使能信号的下降沿，根据电容Cl的电量守恒定律，当bsten端的电压为高时，M7管导通，源端电压为零，a点电压为高，而当bsten电压为低之后M7管关断，a点电压为零，根据电量守恒定律，电容两端电压差不会发生改变，因而源端电压会降低到负电压NVSS。这时候由于存储单元晶体管中M5和M6的源极电压降低，栅源电压差变得比正常VSS时大，使得该单元的存储数据和读取数据的能力增强，存取速度加快。
[0022]结合图3，还可以看到，在给一块较大SRAM进行分块之后，按列排布的每一个子模块sub-block都可以共用一块NVM数据存储模块，同时也只需要一个电压调节电路，在每个子模块sub-block上只需加上不同的电容的并列组合，根据编码选通不同的电容连接到电路中。和所有单元共用一块代码存储NVM以及对所有单元进行读写操作时都对源端电压进行负调节相比，本发明的方式明显可以在很大程度上降低晶体管的开通电流，进行降低添加的电路带来的额外功耗。
[0023]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种自适应的源极电压调节型SRAM结构，包括由多个MOS管构成的基本SRAM存储单元，其特征在于，还包括一个源端电压调节电路，所述源端电压调节电路由NMOS管M7、反相器INV1、反相器INV2、可调电容Cbst构成，其中，所述NMOS管M7的漏极连接SRAM存储单元电路源端SOURCE，NMOS管M7的源极接地，NM0S管M7的栅极连接使能信号端bsten，使能信号端bsten通过两个串联的反相器INV1和反相器INV2缓冲后连接可调节电容Cbst的一个极板上，可调节电容Cbst的另一块极板连接电路的源端SOURCE。
2.根据权利要求1所述的自适应的源极电压调节型SRAM结构，其特征在于，所述SRAM存储单元分成若干较小的子模块sub-block,并且依据测试所得的每个子模块sub-block的tail bits在进行读写操作时源端SOURCE需调节电压大小来决定每个子模块sub-block的状态，所述的每个子模块sub-block的状态为其进行读写所需要的电压情况，所述源端电压调节电路对每个子模块sub-block的源端SOURCE电压进行不同程度的调节。
3.根据权利要求2所述的自适应的源极电压调节型SRAM结构，其特征在于，对所述的每个子模块sub-block进行读写所需要的电压进行编码，所有的子模块sub-block对应的编码信息全部存放在同一块非易失性存储器NVM中。
4.根据权利要求3所述的自适应的源极电压调节型SRAM结构，其特征在于，所述的每个子模块sub-block上设置有多路并联的电容，每路电容电路上设置有选通开关，其多路并联的电容和选通开关组合构成源端电压调节电路的可调节电容Cbst。
5.根据权利要求4所述的自适应的源极电压调节型SRAM结构，其特征在于，所述选通开关的通断由子模块sub-block存放在NVM中对应的编码信息决定。
6.根据权利要求1所述的自适应的源极电压调节型SRAM结构，其特征在于，所述使能信号端bsten的信号为电压信号。
【文档编号】G11C11/413GK104464798SQ201410804135
【公开日】2015年3月25日 申请日期:2014年12月23日 优先权日:2014年12月23日
【发明者】翁宇飞, 李力南, 胡玉青 申请人:苏州宽温电子科技有限公司