移位寄存器及其驱动方法、移位扫描电路和显示装置制造方法

移位寄存器及其驱动方法、移位扫描电路和显示装置制造方法
【专利摘要】本发明提供了一种移位寄存器及其驱动方法、移位扫描电路和显示装置，该移位寄存器包括：输入开关单元、反相单元、输出开关单元、第一节点电压维持单元；所述输入开关单元的输出端与第一节点相连；所述第一节点电压维持单元的稳压端与所述第一节点相连，适于在所述输入开关单元导通时记录所述第一节点的电平，并在所述输入开关单元关断时将所述反相单元的输入端维持为所记录的电平；所述反相单元的输出端与第二节点相连；所述输出开关单元的控制端与所述第二节点相连。本发明提供的移位寄存器可以采用PMOS结构实现对正逻辑的扫描信号进行移位并输出正逻辑的扫描信号，使得PMOS结构能够用于对LTPS AMOLED进行扫描驱动。
【专利说明】移位寄存器及其驱动方法、移位扫描电路和显示装置

【技术领域】
[0001]本发明涉及显示【技术领域】，特别涉及一种移位寄存器及其驱动方法、移位扫描电路、显示装置。

【背景技术】
[0002]有机发光二极管(Organic Light Emitting D1de,0LED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。OLED显示装置按照驱动方式的不同可分为PMOLED (PassiveMatrix Driving 0LED,无源矩阵驱动有机发光二极管)和AMOLED (Active Matrix Driving0LED，有源矩阵驱动有机发光二极管)两种，由于AMOLED显示器具有低制造成本、高应答速度、省电、可用于便携式设备的直流驱动、工作温度范围大等等优点而可望成为取代IXD(liquid crystal display,液晶显示器)的下一代新型平面显示器。因此，具有内嵌式触控功能的AMOLED显示面板已得到越来越多人们的青睐。
[0003]LTPS AMOLED(Low Temperature Poly-silicon AM0LED，低温多晶硅有源矩阵有机发光二极体)一般米用正脉冲用于像素的驱动。现有技术中的移位寄存器一般是对输入信号直接进行移位并输出，而由于 PMOS (positive channel Metal Oxide Semiconductor, P型金属氧化物半导体)一般用于输出负逻辑(负脉冲信号)，因此，现有技术中的移位寄存器如果采用PMOS结构则无法输出正逻辑(正脉冲信号)，不能应用于LTPS AMOLED中。


【发明内容】

[0004]本发明的目的是提供一种可以采用PMOS结构输出正脉冲信号的移位寄存器。
[0005]为了达到上述目的，本发明提供了一种移位寄存器，包括:输入开关单元、反相单元、输出开关单元、第一节点电压维持单元；
[0006]所述输入开关单元的输出端与第一节点相连，根据自身控制端施加的控制信号导通；
[0007]所述第一节点电压维持单元的稳压端与所述第一节点相连，适于在所述输入开关单元导通时记录所述第一节点的电平，并在所述输入开关单元关断时将所述反相单元的输入端维持为所记录的电平；
[0008]所述反相单元的输出端与第二节点相连，适于响应于自身控制端所接入的控制信号将所述第一节点的电平反相并输出到第二节点；
[0009]所述输出开关单元的控制端与所述第二节点相连，根据所述第二节点的电平状态导通。
[0010]进一步的，还包括漏电保护开关单元，所述漏电保护开关单元的输入端与所述输出开关单元的输出端相连，控制端与所述第一节点相连，根据所述第一节点的电平状态导通。
[0011]进一步的，还包括:
[0012]第一锁定开关单元和第二锁定开关单元，所述第一锁定开关单元和第二锁定开关单元根据其控制端的电平状态导通；其中，
[0013]所述第一锁定开关单元的输出端连接第二锁定开关单元的输入端，控制端连接第二节点；所述第二锁定开关单元的输出端连接第一节点。
[0014]进一步的，还包括:
[0015]第二节点电压维持单元，所述第二节点电压维持单元的稳压端与所述第二节点相连，适于在所述反相单元工作时记录所述第一节点的电平，并在所述反相单元停止工作时将所述第二节点维持为所记录的电平。
[0016]进一步的，所述反相单元包括:第一反相开关单元，所述第二反相开关单元、第三反相开关单元、第三节点电压维持单元；其中，各个反相开关单元均根据自身控制端的电平状态导通，所述反相单元的控制端为所述第一反相开关单元的控制端；
[0017]所述第一反相开关单元的输出端以及第二反相开关单元的控制端与第三节点相连，第二反相开关单元的输出端与所述第三反相开关单元的输入端以及第二节点相连；所述第三反相开关单元的输出端与第一节点相连；
[0018]所述第三节点电压维持单元的稳压端与所述第三节点相连，适于在所述第一反相开关单元导通时记录所述第三节点的电平，并在所述第一反相开关单元关断时将所述第三节点维持为所记录的电平。
[0019]进一步的，所述反相单元包括:第一反相开关单元，所述第二反相开关单元、第三反相开关单元、第四反相开关单元；其中，各个反相开关单元均根据自身控制端的电平状态，所述反相单元的控制端为所述第一反相开关单元的控制端；
[0020]所述第一反相开关单元的输出端以及第二反相开关单元的控制端、第四反相开关单元的输入端与第三节点相连，第二反相开关单元的输出端与所述第三反相开关单元的输入端以及第二节点相连；所述第三反相开关单元的输出端与第一节点相连。
[0021]进一步的，各个开关单元均为P沟道型晶体管，稳压单元为电容。
[0022]本发明还提供了一种移位扫描电路，包括:多个级联的如上述任一项所述的移位寄存器。
[0023]进一步的，还包括:至少一条时钟信号线；其中，各个移位寄存中的输入开关单元的控制端连接同一时钟信号线，输出开关单元的输入端连接同一时钟信号线；且本级移位寄存器中输入开关单兀的输入端与上一级移位寄存器中的输出端相连。
[0024]进一步的，当所述反相单元包括:第一反相开关单元，所述第二反相开关单元、第三反相开关单元、第三节点电压维持单元时，各个移位寄存器中的第一反相开关单元的控制端连接同一时钟信号线，且该时钟信号线不同于输入开关单元的控制端所连接的时钟信号线。
[0025]进一步的，当所述反相单元包括第一反相开关单元，所述第二反相开关单元、第三反相开关单元、第四反相开关单元时，本级移位寄存器中的第一反相开关单元的控制端与上一级移位寄存器中的输出端相连，输入端连接上一级移位寄存器的第二节点。
[0026]进一步的，当各个移位寄存器包括第一锁定开关单元和第二锁定开关单元时，各个移位寄存器中的第二锁定开关单元的控制端连接同一时钟信号线，且该时钟信号线不同于输入开关单元的控制端所连接的时钟信号线。
[0027]进一步的，所述输出开关单元的输入端所连接的时钟信号线与输入开关单元的控制端所连接的时钟信号线为同一时钟信号线。
[0028]本发明还提供了一种移位寄存器的驱动方法，用于驱动上述任一项所述的移位寄存器，其特征在于，该方法包括:
[0029]在输入开关单元的控制端施加控制信号使输入开关单元在第一时钟周期导通，并在第二时钟周期关断；其中，第一时钟周期为向输入开关单元的输入端输入高电平信号的时钟周期；
[0030]在反相单元的控制端施加控制信号使反相单元在第一时钟周期和第二时钟周期内对第一节点的电压进行反相并输出到第二节点；
[0031]在第一时钟周期和第二时钟周期内中的其中一个时钟周期内，在输出开关单元的输入端施加高电平信号，另一个时钟周期内施加低电平信号。
[0032]本发明还提供了一种显示装置，包括上述任一项所述的移位扫描电路。
[0033]本发明提供的移位寄存器可以采用PMOS结构实现对正逻辑的扫描信号进行移位并输出正逻辑的扫描信号，使得PMOS结构能够用于对LTPS AMOLED进行扫描驱动。

【专利附图】

【附图说明】
[0034]图1是本发明提供的一种移位寄存器的结构示意图；
[0035]图2为图1中的移位寄存器的一种可选结构的结构示意图；
[0036]图3是一种用于对图2中的移位寄存器进行驱动的方法中关键信号以及节点的电位图；
[0037]图4是再一种用于对图2中的移位寄存器进行驱动的方法中关键信号以及节点的电位图；
[0038]图5为图1中的移位寄存器的再一种可选结构的结构示意图；
[0039]图6是一种用于对图5中的移位寄存器进行驱动的方法中关键信号以及节点的电位图；
[0040]图7为一种包含图5中的移位寄存器的移位扫描电路的结构不意图。

【具体实施方式】
[0041]下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
[0042]本发明提供了一种移位寄存器，如图1所示，该移位寄存器包括:
[0043]输入开关单元、反相单元、输出开关单元、第一节点电压维持单元；为了方便说明，各个单元的输入端在图中表示为I，输出端表示为0，控制端表示为CON ；
[0044]输入开关单元的输出端与第一节点NI相连，根据自身控制端施加的控制信号导通；
[0045]第一节点电压维持单元的稳压端与第一节点NI相连，适于在输入开关单元导通时记录第一节点的电平，并在输入开关单元关断时将反相单元的输入端维持为所记录的电平；
[0046]反相单元的输出端与第二节点相连，适于响应于自身控制端所接入的控制信号将第一节点NI的电平反相并输出到第二节点N2 ；
[0047]输出开关单元的控制端与第二节点NI相连，根据第二节点NI的电平状态导通。
[0048]本发明还提供了一种可用于驱动上述移位寄存器的方法，该方法包括:
[0049]在输入开关单元的控制端施加控制信号使输入开关单元在第一时钟周期和第三时钟周期导通，并在第二时钟周期关断；其中，第一时钟周期为向输入开关单元的输入端输入高电平信号的时钟周期；
[0050]在反相单元的控制端施加控制信号使反相单元在第一时钟周期和第二时钟周期内对第一节点的电压进行反相并输出到第二节点，在第三时钟周期停止工作；
[0051 ] 在第一时钟周期和第二时钟周期内中的一个时钟周期内，在输出开关单元的输入端施加高电平，另一个时钟周期内施加低电平。
[0052]本发明提供的移位寄存器及其驱动方法，能够使得采用PMOS结构的移位寄存器对正逻辑的扫描信号进行移位并输出正逻辑的扫描信号，下面结合一些具体的实施结构和驱动方法对本发明提供的移位寄存器的工作原理进行说明。
[0053]如图2所示，为图1中的移位寄存器的一种可选结构的结构示意图，包括9个PMOS晶体管和两个电容Cl和C2，其中，第一晶体管Tl的漏极、第二晶体管T2的源极、第四晶体管T4的栅极均连接第三节点N3，第二晶体管T2的栅极和漏极相连，第三晶体管T3的漏极、第五晶体管T5的栅极、第七晶体管T7的漏极、第九晶体管T9的栅极、电容Cl的一端连接第一节点NI ;第四晶体管T4的源极、第五晶体管T5的漏极、第八晶体管T8的栅极以及电容C2的一端连接第二节点N2 ;第八晶体管T8的漏极、第九晶体管T9的源极电容Cl不与节点NI相连的一端相连。
[0054]同样参考图2，在上述的移位寄存器进行驱动时，可以使第一晶体管Tl的栅极、第三晶体管T3的源极接入扫描信号STV，使第一晶体管Tl的源极、第五晶体管T5的源极、以及电容C2不与节点N2相连的一端连接接入高电平VGH，使第四晶体管T4的漏极、第二晶体管T2的漏极连接一个低电平VGL、第一晶体管Tl的栅极连接的一个第一时钟信号CK1，第七晶体管T7的栅极连接一个第二时钟信号CK2。第八晶体管T8的源极可接入CKl或者接入CK2中的一个。第八晶体管T8的漏极构成该移位寄存器的输出端Eout。
[0055]当第八晶体管T8的源极接入CKl时，对图2中的移位寄存器中进行驱动的方法中关键信号以及节点的电位图可以如图3所示；
[0056]在STV为高电平的第一阶段，CKl为低电平，CK2为与CKl相反的高电平。此时第三晶体管T3导通，节点NI的电平为高电平，导致第五晶体管T5、第九晶体管T9关断。第一晶体管Tl也被关断，此时节点N3被拉低，为低电平，进而导致第四晶体管T4开启，使得节点N2的电平为低电平。此时，第八晶体管T8导通，Eout (第八晶体管T8的漏极)输出的高电平信号(正脉冲信号)。由于CK2为高电平，第七晶体管T7关断。
[0057]在第一阶段之后的第二阶段，STV变为低电平，CKl为高电平，CK2为低电平。此时第三晶体管T3被关断，电容Cl将节点NI的电压维持为高电平，第五晶体管T5仍然关断。另一方面，第一晶体管Tl导通，使节点N3的电平拉高，此时第四晶体管T4关断。节点N2的电压维持不变，仍为低电平。第八晶体管T8仍然导通，但是由于此时CK2为低电平，Eout拉低为低电平。另外，由于节点N2为低电平，CK2也为低电平，第六晶体管T6和第七晶体管T7导通，此时即使电容Cl发生故障不能将节点NI的电平维持为高电平，节点NI仍会被VGH拉高，保证第九晶体管T9关断。第六晶体管T6和第七晶体管T7起到了锁定第九晶体管T9的作用。
[0058]至此，图2中的移位寄存器完成了对正逻辑信号的移位并输出正逻辑信号。
[0059]在第二阶段之后的第三阶段，STV为低电平，CKl为低电平，CK2为高电平。此时，第三晶体管T3导通，由于STV为低电平，节点NI的电压被拉低，将第五晶体管T5、第九晶体管T9打开，节点N2的电压被拉高。第一晶体管Tl、第四晶体管T4的状态维持不变。由于CK2为高电平，节点N2也为高电平，第六晶体管T6和第七晶体管T7均关断。第三阶段相当于完成了对各个节点的电压的复位。
[0060]另外，在第三阶段之后，可以停止在第五晶体管T5上施加高电平，由于电容C2的存在，节点N2仍可以被维持为高电平。保证第八晶体管T8的关断，使输出端Eout不会再次输出高电平。可见设置电容C2可以避免在完成正逻辑信号的输出后继续在第五晶体管的源极施加高电压，降低移位寄存器的功耗。当然在实际应用中，即使不设置电容C2，上述的移位寄存器仍可以完成对正逻辑信号的移位并输出正逻辑信号，本发明优选的实施方案不能理解为对本发明保护范围的限定。
[0061]设置第九晶体管T9的好处是:即使Eout端有漏电流存在，也会经第九晶体管T9流入低电压端，而不会在此输出高电平信号，这样就能很好的保证第二阶段之后不会输出高电平信号。但是在实际应用中，即使不设置这里的第九晶体管T9，由于节点N2在第二阶段之后维持为高电平，在不漏电的情况下，Eout端一般也不会有高电平信号输出。不设置第九晶体管T9，并不影响本发明的移位寄存器对正逻辑信号的移位并输出正逻辑信号，相应的技术方案也应该落入本发明的保护范围。
[0062]同时，需要指出的是，图2中的第六晶体管T6和第七晶体管T7也不是必然设置的结构。在电容Cl能够正常将节点NI维持为高电平的情况下，在输出正逻辑信号的第二阶段，第九晶体管T9不会被导通，相应的也不会影响本发明的移位寄存器实现移位输出的功倉泛。
[0063]需要指出的是，实际应用中，电容C2不与节点N2连接的一端也可以不连接VGH，相应的，电容Cl不连接节点NI的一端也不必然需要连接Eout，相应的方案也不会影响本发明的实施。
[0064]当第八晶体管T8的源极接入CK2时，对图2中的移位寄存器中的移位寄存器进行驱动的方法中关键信号以及节点的电位图可以如图4所示；
[0065]在STV为高电平的第一阶段，CKl为低电平，CK2也为低电平。此时第三晶体管T3导通，节点NI的电平为高电平，导致第五晶体管T5、第九晶体管T9关断。第一晶体管Tl也被关断，此时节点N3被拉低，为低电平，进而导致第四晶体管T4开启，使得节点N2的电平为低电平。此时，第八晶体管T8导通，是由于CK2为低电平，Eout端输出低电平。
[0066]在第二阶段，CKl为高电平，CK2仍为低电平，此时节点NI和节点N2的电压维持不变，第八晶体管T8仍处于导通状态，由于CK2为低电平，Eout端仍输出低电平。
[0067]在第三阶段，CKl为高电平，CK2也为高电平，此时节点NI和节点N2的电压维持不变，第八晶体管T8处于导通状态。但是由于CK2为高电平，Eout端仍输出高电平。至此完成了正逻辑信号的移位输出。
[0068]在上述的移位寄存器工作的工作过程中，第三晶体管T3实现对正逻辑信号的输入控制，充当了输入开关单元。第八晶体管T8实现对正逻辑信号的输出控制，充当了输出开关单元。第一晶体管Tl、第二晶体管T2、第四晶体管T4、第五晶体管T5共同对节点NI的电平进行反相并输出，构成反相单元。第九晶体管T9起到漏电保护开关的功能，充当了漏电保护开关单元。第六晶体管T6、第七晶体管T7则起到了锁定第九晶体管T9在的作用，充当了锁定开关单元。电容Cl和电容C2起到了维持节点NI或N2电平的作用，构成电压维持单元。
[0069]本发明还提供了一种由多级的图2中的移位寄存器级联形成的移位扫描电路，该移位寄存器还包括多条的时钟信号线，参考图2，在该移位扫描电路中，各个移位寄存器的第三晶体管T3的栅极连接同一时钟信号线CK1，第六晶体管T6连接于CKl不同的时钟信号线CK2，第八晶体管T8的源极可连接CKl或CK2。本级移位寄存器中第八晶体管T8的漏极与下一级移位寄存器中第三晶体管T3的源极以及第一晶体管Tl的栅极相连，向第三晶体管T3的源极和第一晶体管Tl的栅极提供输入正逻辑信号。不难看出，如果不设置第六晶体管T6和第七晶体管T7,该移位扫描电路可以仅包含一条时钟信号线。
[0070]如图5所示，为图1中的移位寄存器的再一种可选结构的结构示意图，与图2中的移位寄存器不同的是，在图5中使用一个电容C3代替第二晶体管T2连接在节点N3。其他结构和连接关系不变。
[0071]此时，在对图5中的移位寄存器进行驱动时，可以在第一晶体管Tl的栅极施加CK2，并使其源极连接上一级移位寄存器的节点N2’。此时，施加在图5中的移位寄存器上的关键信号以及关键节点的电位图可以如图6所示，其中CK1、CK2、节点N1、节点N2、Eout、STV的电位时序与图3 —致。与图3中不同的是，由于上一级移位寄存器的节点N2’仅在第一阶段为低电平，第一阶段之后维持为高电平。则在第二阶段CK2为低电平时，可以引入N2’节点的电压对电容C3与节点N3相连的一端进行充电。这样后续过程中，无论在第一晶体管Tl时是否导通，节点N3的电压都会维持为高电平(导通时，与N2’点等电位，同为高电平，不导通时，维持为高电平)。相比与图2中在第一阶段之后需要对第一晶体管Tl的源极持续输出高电压维持节点N3为高电平的方式，能够进一步降低功耗。
[0072]本发明还提供了一种由多级的图5中的移位寄存器级联形成的移位扫描电路，该移位扫描电路还包括至少一条的时钟信号线，如图7所示，为第m级和第m+1级两级的移位寄存器级联的结构示意图，各个移位寄存器的第一晶体管Tl连接同一时钟信号线CK2，第三晶体管T3的栅极连接同一时钟信号线CK1，第六晶体管T6连接于CKl不同的时钟信号线CK2，第八晶体管T8的源极可连接CKl或CK2。第m级移位寄存器中第八晶体管T8的漏极与第m+1级移位寄存器中第三晶体管T3的源极相连，向该第三晶体管T3的源极输入正逻辑信号。第m级移位寄存器中的节点N2与第m+1级移位寄存器中的第一晶体管Tl的源极相连。
[0073]本发明还提供了一种包括上述任一项所述的移位扫描电路的显示装置，该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的广品或部件。
[0074]以上实施方式仅用于说明本发明，而并非对本发明的限制，有关【技术领域】的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
【权利要求】
1.一种移位寄存器，其特征在于，包括:输入开关单元、反相单元、输出开关单元、第一节点电压维持单元； 所述输入开关单元的输出端与第一节点相连，根据自身控制端施加的控制信号导通； 所述第一节点电压维持单元的稳压端与所述第一节点相连，适于在所述输入开关单元导通时记录所述第一节点的电平，并在所述输入开关单元关断时将所述反相单元的输入端维持为所记录的电平； 所述反相单元的输出端与第二节点相连，适于响应于自身控制端所接入的控制信号将所述第一节点的电平反相并输出到第二节点； 所述输出开关单元的控制端与所述第二节点相连，根据所述第二节点的电平状态导通。
2.如权利要求1所述的移位寄存器，其特征在于，还包括:漏电保护开关单元，所述漏电保护开关单元的输入端与所述输出开关单元的输出端相连，控制端与所述第一节点相连，根据所述第一节点的电平状态导通。
3.如权利要求2所述的移位寄存器，其特征在于，还包括: 第一锁定开关单元和第二锁定开关单元，所述第一锁定开关单元和第二锁定开关单元根据其控制端的电平状态导通；其中， 所述第一锁定开关单元的输出端连接第二锁定开关单元的输入端，控制端连接第二节点；所述第二锁定开关单元的输出端连接第一节点。
4.如权利要求1所述的移位寄存器，其特征在于，还包括: 第二节点电压维持单元，所述第二节点电压维持单元的稳压端与所述第二节点相连，适于在所述反相单元工作时记录所述第一节点的电平，并在所述反相单元停止工作时将所述第二节点维持为所记录的电平。
5.如权利要求1所述的移位寄存器，其特征在于，所述反相单元包括:第一反相开关单元，所述第二反相开关单元、第三反相开关单元、第三节点电压维持单元；其中，各个反相开关单元均根据自身控制端的电平状态导通，所述反相单元的控制端为所述第一反相开关单元的控制端； 所述第一反相开关单元的输出端以及第二反相开关单元的控制端与第三节点相连，第二反相开关单元的输出端与所述第三反相开关单元的输入端以及第二节点相连；所述第三反相开关单元的输出端与第一节点相连； 所述第三节点电压维持单元的稳压端与所述第三节点相连，适于在所述第一反相开关单元导通时记录所述第三节点的电平，并在所述第一反相开关单元关断时将所述第三节点维持为所记录的电平。
6.如权利要求1所述的移位寄存器，其特征在于，所述反相单元包括:第一反相开关单元，所述第二反相开关单元、第三反相开关单元、第四反相开关单元；其中，各个反相开关单元均根据自身控制端的电平状态，所述反相单元的控制端为所述第一反相开关单元的控制端; 所述第一反相开关单元的输出端以及第二反相开关单元的控制端、第四反相开关单元的输入端与第三节点相连，第二反相开关单元的输出端与所述第三反相开关单元的输入端以及第二节点相连；所述第三反相开关单元的输出端与第一节点相连。
7.如权利要求1-6任一项所述的移位寄存器，其特征在于，各个开关单元均为P沟道型晶体管，稳压单元为电容。
8.—种移位扫描电路,其特征在于,包括:多个级联的如权利要求1-7任一项所述的移位寄存器。
9.如权利要求8所述的移位扫描电路，其特征在于，还包括:至少一条时钟信号线；其中，各个移位寄存中的输入开关单元的控制端连接同一时钟信号线，输出开关单元的输入端连接同一时钟信号线；且本级移位寄存器中输入开关单元的输入端与上一级移位寄存器中的输出端相连。
10.如权利要求9所述的移位扫描电路，其特征在于，当各个移位寄存器为如权利要求5所述的移位寄存器时，各个移位寄存器中的第一反相开关单元的控制端连接同一时钟信号线，且该时钟信号线不同于输入开关单元的控制端所连接的时钟信号线。
11.如权利要求9所述的移位扫描电路，其特征在于，当各个移位寄存器为如权利要求6所述的移位寄存器时，本级移位寄存器中的第一反相开关单元的控制端与上一级移位寄存器中的输出端相连，输入端连接上一级移位寄存器的第二节点。
12.如权利要求9所述的移位扫描电路，其特征在于，当各个移位寄存器为如权利要求3所述的移位寄存器时，各个移位寄存器中的第二锁定开关单元的控制端连接同一时钟信号线，且该时钟信号线不同于输入开关单元的控制端所连接的时钟信号线。
13.如权利要求9所述的移位扫描电路，其特征在于，所述输出开关单元的输入端所连接的时钟信号线与输入开关单元的控制端所连接的时钟信号线为同一时钟信号线。
14.一种移位寄存器的驱动方法，用于驱动如权利要求1-7任一项所述的移位寄存器，其特征在于，该方法包括: 在输入开关单元的控制端施加控制信号使输入开关单元在第一时钟周期导通，并在第二时钟周期关断；其中，第一时钟周期为向输入开关单元的输入端输入高电平信号的时钟周期； 在反相单元的控制端施加控制信号使反相单元在第一时钟周期和第二时钟周期内对第一节点的电压进行反相并输出到第二节点； 在第一时钟周期和第二时钟周期内中的其中一个时钟周期内，在输出开关单元的输入端施加高电平信号，另一个时钟周期内施加低电平信号。
15.一种显示装置，其特征在于，包括如权利要求8-13任一项所述的移位扫描电路。
【文档编号】G11C19/28GK104409045SQ201410759198
【公开日】2015年3月11日 申请日期:2014年12月10日 优先权日:2014年12月10日
【发明者】孙拓 申请人:京东方科技集团股份有限公司