编程电压补偿电路及闪存的制作方法

本发明涉及半导体集成电路领域，尤其涉及一种编程电压补偿电路及闪存。

背景技术：

存储器的存储单元通常包括四个引线：位线(bit-line,BL)、字线(word-line,WL)、源线(source-line,SL，)和基线(sub-line,SBL)，分别对应耦接MOS晶体管的漏极、栅极、源极和基极。存储器包括很多的存储单元，整齐地排列在晶圆表面，每个存储单元通过横向的位线，纵向的字线、源线来相互连接。在闪存中，存储单元是互相并联的，每个存储单元的字线、源线分别相连。

现有技术中，一般在对闪存的存储单元进行写操作时，例如编程(program)和擦除(erase)模式，需要将源线的电压偏置到高电压(high voltage)。在闪存中，在源线的译码路径中设置PMOS管，通过PMOS管来传输编程时的高电压到相应的源线上。写入1时，将不会有编程电流流过PMOS管；写入0时，有编程电流流过，设所述编程电流的大小为Iprog。通常一次编程的位数为8位(bit)。如果这8位都是要写入1，则没有电流流过PMOS管；如果这8位都是要写入0，则会有编程电流大小为8*Iprog的大电流流过PMOS管。为了保证编程的效果，在写入0或1时，需要保证源线上的电压都是一样的。

请参照图1，图1为现有技术中一种编程电压产生电路，包括：电压源、PMOS管M0、多个级联的PMOS管M1、运算放大器和电荷泵。其中，闪存在写入(编程)时，编程电压由图1所示电路提供。其中，偏置电流IPRGFB模拟源线的编程电流，偏置电流IPRGFB的大小为N*Ifb，其中，N为写入0的数量，Ifb为写入单个0时的源线电流。编程电压HVP的计算公式为HVP＝vref*(1+K*RM1/RM0)，其中，vref为参考电压；Rm0为PMOS管M0的电阻；Rm1为PMOS管M1的电阻；K为PMOS管M1的数量。由于PMOS管M0的电阻大小由偏置电压VG决定，偏置电压VG与偏置电流IPRGFB相关，编程电压HVP可以在一定程度上跟随源线的编程电流。

但是，在写入不同的数据时，由于PMOS管M0的电阻不能精确跟踪编程电流IPRGFB，导致电荷泵输出的编程电压HVP差别很小，影响闪存写入效率和准确性。

技术实现要素：

本发明解决的技术问题是如何提高闪存在编程时源线电压的稳定性。

为解决上述技术问题，本发明实施例提供一种编程电压补偿电路，用于闪存，编程电压补偿电路包括：电压源，适于产生第一参考电流；偏置电流产生电路，适于生成偏置电流，所述偏置电流等于流经所述闪存的源线的电流；第一电流镜，其输入端耦接所述偏置电流产生电路，所述第一电流镜适于将所述偏置电流进行镜像输出；第二电流镜，其输入端耦接所述电压源，所述第二电流镜适于将所述第一参考电流进行镜像输出；负载电路，其第一端耦接所述第一电流镜的输出端，其第二端耦接所述第二电流镜的输出端；跟随电路，控制端耦接所述电压源，其第一端耦接所述负载电路的第一端，其第二端接入编程电压，所述跟随电路适于向所述负载电路提供与所述第二电流镜的输出电流相等的第二参考电流，并控制所述编程电压跟随所述偏置电流的变化而变化；其中，所述编程电压用于在编程时施加至所述闪存的源线。

可选的，所述跟随电路包括第一MOS管和第二MOS管；所述第一MOS管的栅极接入第一控制电压，所述第一MOS管的输入端接入所述编程电压，所述第一MOS管的输出端耦接所述负载电路；所述第二MOS管的栅极耦接所述电压源，所述第二MOS管的输入端接入所述编程电压，所述第二MOS管的输出端耦接所述负载电路。

可选的，所述第一控制电压控制所述第一MOS管始终工作于导通状态。

可选的，所述电压源控制所述第二MOS管工作在饱和状态，并控制所述第二MOS管生成第二参考电流。

可选的，所述编程电位存在K个低电位时，所述偏置电流的大小与所述闪存在编程时写入的低电位的个数K成正比其中，K为正整数。

可选的，所述第一MOS管在导通时源漏端的电压与所述第一电流镜的输出电流的大小成正比。

可选的，所述编程电压的计算公式为：HVP＝Vdet+R×I3+Ipg×Rm0；其中，HVP为所述编程电压，Vdet为所述第二电流镜的输出端电压，R为所述负载电路的电阻值，Ipg为所述偏置电流，Rm0为所述第一MOS管的导通电阻。

为解决上述技术问题，本发明实施例还公开了一种闪存，所述闪存包括所述编程电压补偿电路。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例的编程电压补偿电路通过设置电压源产生第一参考电流；偏置电流产生电路生成偏置电流，所述偏置电流等于流经所述闪存的源线的电流；第一电流镜，其输入端耦接所述偏置电流产生电路，所述第一电流镜适于将所述偏置电流进行镜像输出；第二电流镜，其输入端耦接所述电压源，所述第二电流镜适于将所述第一参考电流进行镜像输出；负载电路，其第一端耦接所述第一电流镜的输出端，其第二端耦接所述第二电流镜的输出端；跟随电路，控制端耦接所述电压源，其第一端耦接所述负载电路的第一端，其第二端接入编程电压，所述跟随电路适于向所述负载电路提供与所述第二电流镜的输出电流相等的电流，并控制所述编程电压跟随所述偏置电流的变化而变化；其中，所述编程电压用于在编程时施加至所述闪存的源线。通过对编程电压进行控制来使得编程电压随源线电流的变化而变化，进而使得闪存编程时源线上的电压一致。采用本发明实施例的方案，实现了源线电压不随编程数据的不同而变化，以达到最优的编程效率和最小的编程串扰。

附图说明

图1是现有技术中一种编程电压产生电路的电路图；

图2是本发明实施例一种编程电压补偿电路的结构示意图；

图3是本发明实施例另一种编程电压补偿电路的结构示意图。

具体实施方式

如背景技术中所述，现有技术的编程电压产生电路在写入不同位数的数据时，由于PMOS管M0的电阻不能精确跟踪编程电流IPRGFB，导致电荷泵输出的编程电压HVP差别很小，影响闪存写入效率和准确性。

本发明实施例通过对编程电压进行控制来使得编程电压随源线电流的变化而变化，进而使得闪存编程时源线上的电压一致，可实现源线电压不随输入数据的不同而变化，以达到最优的编程效率和最小的编程串扰。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2是本发明实施例一种编程电压补偿电路的结构示意图。

如图2所示，编程电压补偿电路可以包括：电压源201、偏置电流产生电路202、第一电流镜203、第二电流镜204、负载电路205和跟随电路206。

其中，电压源201适于产生第一参考电流Iref1。具体实施中，电压源201可以是带隙基准电压源(bandgap voltage reference,BGR)，从而形成与电源和工艺无关的直流电压。

偏置电流产生电路202适于生成偏置电流Ifb，所述偏置电流Ifb等于流经所述闪存的源线的电流。更具体地，偏置电流Ifb等于闪存在编程时流经闪存的源线的电流。也就是说，通过偏置电流产生电路202产生与闪存的源线编程电流大小相等的偏置电流Ifb。由于编程电流的大小与闪存写入的0/1的位数相关，那么偏置电流Ifb的大小与闪存写入的0/1的位数相关。

第一电流镜203的输入端耦接所述偏置电流产生电路202，第一电流镜203适于将所述偏置电流Ifb进行镜像输出。具体而言，第一电流镜203的输入电流与输出电流的比例可以设置为1:1，那么第一电流镜203的输出电流大小与偏置电流Ifb的大小相等。

第二电流镜204的输入端耦接电压源201以接入第一参考电流Iref1，第二电流镜204适于将所述第一参考电流Iref1进行镜像输出，并得到输出电流I3。

具体而言，输出电流I3的大小与第二参考电流Iref2的大小相等；第二电流镜204的输入电流与输出电流的比例可以根据实际的应用环境进行设置，以使得第一参考电流Iref1经过第二电流镜204后，得到输出电流I3。

具体实施中，第二电流镜204的输出端可以与外部电路耦接，以输出电压Vdet。具体地，第二电流镜204的输出端电压Vdet可以与参考电压分别接入运算放大器(图未示)的两个输入端，运算放大器的输出接入电荷泵(图未示)，用以产生编程电压HVP。

负载电路205的第一端耦接所述第一电流镜203的输出端，其第二端耦接所述第二电流镜204的输出端。

可以理解的是，负载电路205可以是任意可实施的可产生压降的负载电路结构，例如可以是电阻、MOS管等。

跟随电路206的控制端耦接所述电压源201，其第一端耦接所述负载电路205的第一端，其第二端接入编程电压HVP，所述跟随电路206适于向所述负载电路205提供与所述第二电流镜204的输出电流I3相等的第二参考电流Iref2，并控制所述编程电压HVP跟随所述偏置电流Ifb的变化而变化；其中，所述编程电压HVP用于在编程时施加至所述闪存的源线。

具体地，第二参考电流Iref2的大小与第二电流镜204的输出电流I3的大小相等且保持不变，例如可以是1μA。

由上文可知，由于第二参考电流Iref2的大小与第二电流镜204的输出电流I3的大小相等，流经跟随电路206的电流大小与偏置电流Ifb的大小相等。同时，负载电路205第一端的电压以及跟随电路206的内部电阻保持不变，那么编程电压HVP的大小随偏置电流Ifb的大小的变化而变化。也就是说，编程电压跟随闪存的源线编程电流的变化而变化，进而使得闪存编程时源线上的电压一致。实现源线电压不随输入数据的不同而变化，提高了闪存的编程效率。

图3是本发明实施例另一种编程电压补偿电路的结构示意图。

一并参照图2和图3，编程电压补偿电路可以包括：电压源201、偏置电流产生电路202、第一电流镜203、第二电流镜204、电阻R和跟随电路206。

其中，偏置电流产生电路202可以包括多组级联的PMOS管并联的而成电流产生单元，每一电流产生单元包括多个级联的PMOS管，偏置电流产生电路202用以模拟闪存的存储单元在编程时的源线编程电流。具体而言，偏置电流产生电路202中的PMOS管的栅极接入电压源201生成的偏置电压Vbias，并在偏置电压Vbias的控制下生成偏置电流Ifb。

第一电流镜203可以包括NMOS管N1和NMOS管N2，NMOS管N1的栅极和NMOS管N2的栅极耦接在一起，NMOS管N1的源极和NMOS管N2的源极接地；NMOS管N1的漏极接入偏置电流Ifb，NMOS管N2的漏极作为第一电流镜203的输出端，并输出与偏置电流Ifb大小相等的电流。

具体实施中，由于跟随电路206的第一端为高压，而第一电流镜203通常采用低压MOS管，故在第一电流镜203的输出端设置NMOS管N5。通过控制电压VD25控制NMOS管N5常通，用以在跟随电路206的第一端和第一电流镜203的输出端之间形成压降，保证第一电流镜203的正常工作。其中，所述高压指的是以地线电压为基准的相对较高的电压值，并不表示某种特定的电压值，例如，所述高压可以为8～10V电压区间内的任意电压值。

可以理解的是，NMOS管N5也可以设置为其他任意可实施的能够形成压降的电路结构，本发明实施例对此不做限制。

第二电流镜204可以包括NMOS管N3和NMOS管N4。NMOS管N3的栅极和NMOS管N4的栅极耦接在一起，NMOS管N3的源极和NMOS管N4的源极接地；NMOS管N3的漏极接入第一参考电流Iref1，NMOS管N4的漏极作为第二电流镜204的输出端，输出与第一参考电流Iref1大小成比例的电流I3。优选的，电流I3的大小为1μA。

需要说明的是，第一电流镜203和第二电流镜204的结构还可以采用任意可实施的电路结构进行实现，本发明实施例对此不做限制。例如可以将电流镜中的NMOS管替换为PMOS管。

具体实施中，第二电流镜204的输出端电压Vdet可以与外部电路耦接。具体地，第二电流镜204的输出端电压Vdet可以与参考电压分别接入运算放大器(图未示)的两个输入端，运算放大器的输出电压可以接入电荷泵(图未示)，用以产生编程电压HVP。

具体实施中，跟随电路206可以包括第一MOS管和第二MOS管。由此，编程电压HVP计算公式可以为：HVP＝Vdet+R×I3+Ipg×Rm0；其中，HVP为所述编程电压，Vdet为所述第二电流镜204的输出端电压，R为所述负载电路205的电阻值，Ipg为所述偏置电流，Rm0为所述第一MOS管的导通电阻。

具体地，第二MOS管可以是PMOS管P2；第一MOS管可以是PMOS管P1。

可以理解的是，第一MOS管也可以是其他任意可实施的能够产生内部电阻的电路结构，例如电阻。

其中，PMOS管P1的栅极接地，PMOS管P1的源极接入所述编程电压HVP，PMOS管P1的漏极耦接所述电阻R。具体地，PMOS管P1的栅极接地，PMOS管P1始终工作于导通状态。

其中，PMOS管P2的栅极耦接所述电压源201，PMOS管P2的源极接入所述编程电压HVP，PMOS管P2的漏极耦接所述电阻R。具体地，电压源201控制PMOS管P2工作在饱和状态，并控制PMOS管P2生成第二参考电流Iref2。优选的，第二参考电流Iref2的大小为1μA。

具体实施中，闪存在编程时写入的低电位0的个数为K时，偏置电流Ifb的大小与所述低电位的个数K成正比，所述第一电流镜203的输出电流的大小与所述低电位的个数K成正比；其中，K为正整数。

具体实施中，所述编程电压的计算公式可以为：HVP＝Vdet+R×I3+Ipg×Rm0；其中，HVP为所述编程电压，Vdet为所述第二电流镜204的输出端电压，R为电阻值，Ipg为所述偏置电流，Rm0为PMOS管P1的导通电阻。PMOS管P1的导通电压与所述第一电流镜203输出电流的大小成正比。

以单次编程的位数为8位(bit)，电流I3的大小为1μA为例，编程数据为全1时，偏置电流Ifb的大小为：Ifb＝0，编程电压HVP和负载电路205短接。此时编程电压HVP的大小为HVP＝Vdet+1μA×R。优选的，编程电压HVP的大小可以控制为8V。当编程位数包括n个0时，Ifb＝n×Iprog，其中，Iprog为编程位数包括单个0时的源线编程电流，n大于等于1且小于等于8。此时编程电压HVP的大小为HVP＝Vdet+1μA×R+Ipg*Rm0；其中Rm0为第一MOS管的导通电阻。

由上可知，由于第二电流镜204的输出端电压Vdet和电阻R两端压降保持不变，故编程电压HVP可以跟随源线编程电流的变化，保证了编程电压HVP随着编程数据中高低电位(也即1/0)的个数自动调节，进而使得闪存编程时源线上的电压保持稳定，实现源线电压不随输入数据的不同而变化，提高了闪存的编程效率。

在闪存编程时采用本发明实施例的编程电压补偿电路，经过对源线电压的检测得到以下结果：单次编程的位数为8位，编程数据为ff(全1)时，源线电压为8.16V；编程数据为f0时，源线电压为8.2V；编程数据为00(全0)时，源线电压为8.24V。相对于现有技术中的检测结果：编程数据为ff(全1)时，源线电压为8.2V；编程数据为00(全0)时，源线电压为8.4V，本发明实施例的编程电压补偿电路使得闪存编程时源线上的电压保持稳定，可以提高闪存的编程效率。

本发明实施例还公开了一种闪存，所述闪存可以包括前述编程电压补偿电路。具体地，经所述编程电压补偿电路，得到的编程电压HVP可以用于所述闪存，用以在闪存编程时提供高压。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。