一种闪存存储器的擦除方法与流程

本发明涉及半导体存储器技术领域，尤其涉及一种闪存存储器的擦除方法。

背景技术：

随着微电子技术和计算技术的迅速发展，存储技术近年来也取得了长足的进步。而在众多新的存储技术中，闪存存储技术以其非易失性、高密度、低成本和高可靠性获得了市场的欢迎。

闪存存储器内部设置有存储器阵列，所述存储器阵列包括多个块(block)，每个块(block)包括多个子块(sub-block)，每个子块包括n条字线(WL1、WL2、WL3……WLN)。现有技术中闪存存储器的擦除方法如图1所示，包括：接收擦除指令；判断子块(sub-block)是否被选中；若被选中，则给选中的子块(sub-block)的n条字线(WLs)施加Vss，即选中的子块的栅极施加电压Vss；同时未被选中的子块(sub-block)的字线(WLs)浮空(float)，即未被选中的子块的栅极为浮空状态。基于电子的隧穿效应，选中的子块的存储层中存储的电荷被擦除；判断是否通过验证，给经过擦除操作的字线(WLs)施加电压Vverify，进行验证操作，若通过验证则结束；若未通过验证则继续返回给选中的子块(sub-block)的n条字线(WLs)施加Vss的步骤，继续进行擦除操作。其擦除操作加电压过程如图2所示，选中的子块的所有字线先加电压Vss(0V)，同时衬底(Substrate)施加高压Vers，施加一定时间后，选中的子块的存储层中存储的电荷被擦除；选中的子块的所有字线施加电压Vverify进行验证。

但是，现有技术中的擦除方法存在擦除不彻底，残留空穴，造成闪存存储器后续的数据保持特性退化，器件失效的问题。

技术实现要素：

有鉴于此，本发明提供一种闪存存储器的擦除方法，以解决现有技术中擦除方法擦除不彻底，造成闪存存储器后续的数据保持特性退化，器件失效的问题。

为实现上述目的，本发明提供如下技术方案：

一种闪存存储器的擦除方法，在一个擦除周期内，包括：

步骤A：对所述闪存存储器中接收擦除指令后被选中的擦除块的衬底施加第一擦除电压，所述擦除块中包括M条字线，所述M条字线依顺序具有编号1、2、3……M；

步骤B：选取所述M条字线中互不相邻的字线作为待擦除字线；

步骤C：对所述待擦除字线执行擦除操作，所述擦除操作具体为：在所述待擦除字线的栅极施加0V电压或负电压，并且将与所述待擦除字线相邻的字线的栅极浮空，浮空栅极的电压由衬底的擦除电压耦合而来，对所述待擦除字线进行擦除操作，擦除时间为T1；

步骤D：对所述擦除块的衬底施加第二擦除电压；

步骤E：选取剩余字线中互不相邻的字线作为待擦除字线，返回步骤C，直至所述M条字线均被执行擦除操作。

优选地，在步骤C与步骤D之间还包括步骤F：对所述擦除块内M条字线的栅极均施加0V电压或负电压，对所述M条字线进行擦除操作，擦除时间为T2，擦除时间T1与擦除时间T2满足：T1/(T1+T2)＝η，其中，η<1。

优选地，在所述M条字线均被执行擦除操作后还包括：

步骤G：对所述M条字线施加验证电压，进行验证操作；

步骤H：判断是否通过验证；若是，则结束；若否，则进入下一个擦除周期，直至验证通过。

优选地，步骤B中选取所述M条字线中互不相邻的字线作为待擦除字线具体为：选取所述M条字线中的编号为奇数或偶数的字线作为待擦除字线。

优选地，当步骤B中选取的字线的编号为奇数时，步骤E中选取剩余字线中互不相邻的字线作为待擦除字线具体为：选取所有编号为偶数的字线作为待擦除字线；

当步骤B中选取的字线的编号为偶数时，步骤E中选取剩余字线中互不相邻的字线作为待擦除字线具体为：选取所有编号为奇数的字线作为待擦除字线。

优选地，所述第二擦除电压比所述第一擦除电压大ΔVers1，ΔVers1>0V。

优选地，当所述擦除方法包括多个周期时，后一个擦除周期中的第一擦除电压比前一个擦除周期中的第二擦除电压大ΔVers2。

优选地，ΔVers1＝ΔVers2。

优选地，所述擦除块为所述闪存存储器中需要擦除的块或需要擦除的块中的子块。

经由上述的技术方案可知，本发明提供的闪存存储器的擦除方法包括：选取互不相邻的待擦除字线，在所述待擦除字线的栅极施加0V电压或负电压，并且将与所述待擦除字线相邻的字线的栅极浮空，对待擦除字线进行擦除操作；后续再选取剩余的字线中互不相连的字线作为待擦除字线，对剩余的字线进行擦除，至所有字线均擦除完成。本发明中提供的擦除方法，由于擦除某一字线时，其相邻两侧的字线的栅极均浮空，此时产生的电场方向为衬底指向待擦除字线栅极方向的电场E以及与电场E方向垂直从浮空的栅极指向待擦除字线栅极方向的电场E’，由于E’的方向朝向待擦除字线栅极，因此可以抑制擦除空穴的横向移动，进而避免了残留擦除空穴，擦除不彻底造成闪存存储器后续的数据保持特性退化，器件失效的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术擦除方法流程图；

图2为现有技术擦除方法电压施加情况；

图3为现有技术中擦除方法原理示意图；

图4为本发明提供的擦除方法流程图；

图5为本发明提供的擦除方法原理示意图；

图6为本发明提供的一种擦除方法电压施加情况；

图7为本发明实施例提供的另一种电压施加情况示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

发明人在实践过程中发现，现有闪存存储器的擦除方法擦除过程中，对于选中的子块(sub-block)，假设第N-1，N，N+1，N+2根字线(wl)为其中相邻字线。该子块(sub-block)栅极施加Vss(0V)，衬底施加擦除高压Vers，进行擦除操作。

如图3所示，细竖条纹代表编程过程中Si₃N₄储电层中储存的电子12，粗横条纹代表擦除过程中的空穴13。衬底11施加高压Vers，所有待擦除字线的栅极均施加0V电压，这样就存在从衬底到栅极方向的强电场E，空穴沿电场方向移动，与储电层中的电子结合，Si₃N₄储电层中存储的电荷就会被擦除。

然而，由于选中子块(sub-block)中字线(wl)的栅极之间存在着横向电场E’(|E’|<|E|)，这样就会使部分空穴在相邻两栅之间的区域移动，使得空穴分布比较广泛，与电子之间存在失配(mismatch)，擦除后边缘部分有空穴残留，这些残留会造成后续的数据保持特性退化，导致存储器件失效。

实施例一

基于此，本发明实施例提供一种闪存存储器的擦除方法，如图4所示，需要说明的是，图4所示步骤为一个擦除周期的步骤，若在一个擦除周期内，即选中的擦除块内的所有字线均被执行过擦除操作，但未通过验证，则还需要再进行一次擦除动作，即进入下一个周期，直至选中的擦除块内的所有字线的擦除结果都通过验证。

所述擦除方法包括：

步骤A：对所述闪存存储器中接收擦除指令后被选中的擦除块的衬底施加第一擦除电压，所述擦除块中包括M条字线，所述M条字线依顺序具有编号1、2、3……M。

本实施例中进行擦除操作的是接收擦除指令并被选中的擦除块，若所述擦除块未被选中，则说明所述擦除块不需要进行擦除操作，则浮空不需要擦除的擦除块的栅极。

需要说明的是，所述擦除块为所述闪存存储器中需要擦除的块或需要擦除的块中的子块，本实施例中对此不作限定。

本实施例中对擦除块的衬底上施加第一擦除电压，所述第一擦除电压在多个擦除周期中，可以是一直不变的，也可以是逐渐增大的方法，即ISEP(Incremental Step Erase Pulse)方法，ISEP方法中擦除电压Verase包含两部分：Vsg(初始低电压)和增加的电压Verase，假设衬底的擦除电压增加了N次，则Verase0至后续的VeraseN为逐渐增大的，需要说明的是，每次电压增加值定义为电压步长Verase-step，所述电压步长Verase-step可以是固定值，也可以是随机值，本实施例中对此不作限定，优选地，所述电压步长Verase-step为固定值。采用ISEP方法进行擦除的方式，由于每次衬底的擦除电压都增加，能够增强衬底到储电层的电场强度，从而提高空穴的移动速度，相应的减少空穴与电子的结合时间，提高擦除效率。

步骤B：选取所述M条字线中互不相邻的字线作为待擦除字线。

本实施例提供的闪存存储器擦除方法在擦除过程中，选取互不相邻的字线作为待擦除字线，所述互不相邻的字线可以是具有均匀间隔的字线，如选取所述M条字线中编号为奇数或偶数的字线作为待擦除字线。即互不相邻的字线具有均匀的间隔，间隔字线数为1。在本发明的其他实施例中还可以间隔2条字线、3条字线……等情况，本实施例中对此不作限定。

另外，所述互不相邻的字线还可以具有不均匀间隔的字线。如选取第N条字线、第N+2条字线、第N+5条字线、第N+9条字线……，而且选取的互不相邻的字线间隔可以是随机的，只要选取待擦除字线之间互不相邻，不同时选择相邻的两个字线即可。

步骤C：对所述待擦除字线执行擦除操作，所述擦除操作具体为：在所述待擦除字线的栅极施加0V电压或负电压，并且将与所述待擦除字线相邻的字线的栅极浮空，浮空栅极的电压由衬底的擦除电压耦合而来，对所述待擦除字线进行擦除操作，擦除时间为T1。

本实施例中，将待擦除字线的栅极施加0V电压或负电压，优选地，将待擦除字线的栅极施加0V电压，即接地。同时，所述待擦除字线的相邻两侧的字线的栅极浮空，所述浮空栅极的电压由所述擦除电压耦合而来，对所述待擦除字线进行擦除操作，擦除时间为T1。

需要说明的是，在步骤C之后，还可以包括步骤F：对所述擦除块内M条字线的栅极施加0V电压或负电压，对所述M条字线进行擦除操作，擦除时间为T2，擦除时间T1与擦除时间T2满足：T1/(T1+T2)＝η，其中，η<1。

也即在所述待擦除字线进行擦除操作后，对擦除块内所有的字线的栅极都施加0V电压或负电压，对所述M条字线进行擦除操作。需要说明的是，对所述M条字线进行擦除操作时的擦除时间为T2，擦除时间T1与擦除时间T2满足：T1/(T1+T2)＝η，其中，η<1。控制T2时间，也即控制η的值，可以在横向电场对空穴的作用还没达到使空穴横向移动的程度，即结束M条字线同时擦除的操作。也就是说，本实施例中，在选取互不相邻的待擦除字线擦除后，采用现有技术中的擦除方法擦除所有字线一段时间，使得空穴与擦除块中所有字线的存储层中的电子结合，对剩余字线擦除一部分。对后续需要擦除的字线进行擦除操作，为后续剩余字线的擦除做一个擦除基础，同时减少后续剩余字线擦除的时间。

本实施例中不限定η的值，只要其能够满足在擦除时间T2中，对空穴不产生横向移动即可，本实施例中优选的，η可以取1/2或2/3。

步骤D：对所述擦除块的衬底施加第二擦除电压。

对第一次选取的互不相邻的字线进行擦除操作后，对所述擦除块的衬底施加第二擦除电压，所述第二擦除电压的电压值可以与所述第一擦除电压的电压值相同，也可以比所述第一擦除电压的电压值大，本实施例中对此不做限定，优选的，所述第二擦除电压比所述第一擦除电压大ΔVers1，ΔVers1>0V，以增强衬底到储电层的电场强度，使得空穴移动速度加快，一定程度上减少擦除所需要的时间，进而提高擦除效率。

步骤E：选取剩余字线中互不相邻的字线作为待擦除字线，返回步骤C，直至所述M条字线均被执行擦除操作；

在步骤B选取一些互不相邻的字线作为待擦除字线，并擦除后，再选取剩余字线中互不相邻的字线作为待擦除字线，继续进行擦除操作，具体的，在剩余字线中选取互不相邻的字线作为待擦除字线，在待擦除字线的栅极施加0V电压或负电压，优选地，将待擦除字线的栅极施加0V电压，即接地。同时，所述待擦除字线的相邻两侧的字线的栅极浮空，所述浮空栅极的电压由所述擦除电压耦合而来，对所述待擦除字线进行擦除操作，擦除时间为T1。

需要说明的是，所述浮空栅极的电压由所述衬底的第二擦除电压耦合而来，若所述衬底的擦除电压采用ISEP方式递增，则所述浮空栅极电压也随之逐步增加。

所述第二擦除电压比所述第一擦除电压大ΔVers1，ΔVers1>0V。对应的，所述浮空栅极的电压比由所述第一擦除电压耦合而来的浮空栅极电压大ΔV，ΔV小于等于ΔVers1。即实现了ISEP方式实现擦除操作。

当擦除周期包括多个时，多个擦除周期之间的衬底的擦除电压也可以采用ISEP方式实现，后一个周期中衬底上施加的擦除电压比其前一个周期中衬底上施加的所述第二擦除电压大ΔVers2。即每一次衬底的擦除电压都增加一定量，增加量可以相同也可以不相同，即ΔVers1与ΔVers2可以相等，也可以不相等，本实施例中优选的，ΔVers1＝ΔVers2，也即衬底的擦除电压在一个周期内也增加一次，在下一个周期中也是逐步增加的，且每次增加量都相同。

需要说明的是，采用ISEP方式实现擦除操作，其优点在于，衬底的擦除电压增加，可以增加擦除电场的场强，进而使得空穴移动速度加快，能够在一定程度上提高擦除效率。

本实施例中，在所有M条字线均被执行擦除操作后，还包括步骤G：对所述M条字线施加验证电压，进行验证操作；

步骤H：判断是否通过验证；若是，则结束；若否则返回步骤C，进行下一个擦除周期。

上述步骤的目的是对M条字线的擦除结果进行验证，验证是否达到擦除的标准，以便后续闪存存储器的再次编程使用。

本实施例中提供的闪存存储器的擦除方法，采用分组方式，先对擦除块中一部分互不相邻的字线进行擦除操作，其他字线的栅极浮空，不进行擦除操作；然后选取剩余部分的字线中互不相邻的字线进行擦除操作，其他字线的栅极浮空，不进行操作。如图5所示，N字线和N+2字线为待擦除字线，栅极电压接地0V，N-1字线和N+1字线的栅极浮空，衬底21施加擦除电压Vers，即每次进行擦除操作时，对应的待擦除字线两侧的字线均为栅极浮空状态，使得待擦除字线与其两侧相邻字线之间形成指向待擦除字线栅极的电场，该电场能够抑制空穴23在相邻字线的储电层之间的移动，使得存储层中的电子22能够被完全擦除。

由于本实施例中提供的擦除方法需要擦除多次不同的字线，相当于擦除时间相对于现有技术中的擦除方法所用时间的多倍，若本实施例采用奇偶字线分开擦除，则可能需要现有技术中擦除时间的两倍。因此，本实施例还提供采用衬底上擦除电压逐渐增大的方式，即ISEP方式进行擦除，由于衬底擦除电压增加，产生的擦除电场也增大，进而提高了空穴的移动速度，使得与字线的存储层中的电荷结合速度增加，可以在一定程度上提高擦除效率。

经过发明人实验证明，本实施例提供的擦除方法可以适用于任意N≥2层(如N＝8,16,32,48…)字线(wl)的存储器结构。

实施例二

本发明实施例提供一种奇偶字线分开擦除的闪存存储器的擦除方法，如图6所示，为本实施例中字线擦除过程中衬底及各字线施加电压的示意图。

本实施例工作原理为：通过将一个块(block)中的字线(wl)奇偶分开，首先对奇字线(或偶字线)的栅极施加电压Vss，对偶字线(或奇字线)的栅极浮空(float)，对奇字线(或偶字线)进行擦除操作；此时存在从衬底指向奇字线栅极的强电场E，空穴沿电场E方向移动，电子空穴结合，存储层中的电荷被擦除；而偶字线栅极浮空，其栅极电压与衬底电压基本等势，因而电子未被擦除；然后同时对所有字线施加电压Vss，使所有字线都进行擦除操作；对偶字线(或奇字线)的栅极施加电压Vss，对奇字线(或偶字线)的栅极浮空(float)，对偶字线(或奇字线)的进行擦除操作；再同时对所有字线施加电压Vss，使所有字线都进行擦除操作。对所有字线都进行擦除操作后，对所有字线的栅极都施加验证电压Vverify，进行验证，完成一个擦除周期。若验证通过，则结束；若没有通过，则进行第二个周期的擦除。

需要说明的是，本实施例中优选地电压Vss为接地电压，即0V，在本发明其他实施例中，电压Vss还可以为负电压，本实施例中对此不做限定。

如图6所示，对同一个子块(sub-block)，假设第N-1，N，N+1，N+2根字线(wl)为其中相邻字线。本实施例中N优选为偶数，具体擦除过程如下：

在第一个擦除周期内(ts1～ts2)，衬底施加高压Vers1：

1、ts1～ts1’

a)在t0～t1内，对该子块(sub-block)中第N-1，N+1根字线(wl)栅极施加Vss(0V)，进行擦除操作，使第N，N+2根字线的栅极浮空，不予操作，此时第N，N+2根字线的栅极的浮空电压由衬底的擦除电压Vers1耦合而来；

b)在t1～t2内((t1-t0)/(t2-t0)＝η,η<1)，对该子块中第N-1，N，N+1，N+2根字线的栅极都施加Vss(0V)，进行擦除操作；

2、ts1’～t2’

a)在t0’～t1’内，对第N，N+2根字线栅极施加Vss，进行擦除操作，使第N-1，N+1根字线的栅极浮空，不予操作，第N-1，N+1根字线的浮空电压同样由衬底的擦除电压Vers1耦合而来；

b)在t1’～t2’内((t1’-t0’)/(t2’-t0’)＝η，η<1，t1’-t0’＝t1-t0)，对该子块中第N-1，N，N+1，N+2根字线的栅极都施加Vss(0V)，进行擦除操作。

3、在t2’～ts2内，对该子块中第N-1，N，N+1，N+2根字线的栅极都施加验证电压Vverify，进行验证操作。若验证通过，则结束。若验证不通过，则进入第二个擦除周期。

在第二个擦除周期内(ts2～ts3)，衬底施加高压Vers2(Vers2>Vers1)：

1、ts2～ts2’

a)在t3～t4内，对该子块中第N-1，N+1根字线(wl)栅极施加Vss(0V)，进行擦除操作，使第N，N+2根字线的栅极浮空，不予操作；需要说明的是，由于衬底施加的高压Vers2相对于第一个周期中衬底施加的高压Vers1大，则浮空栅极的耦合电压也相应增加ΔV。

b)在t4～t5内((t4-t3)/(t5-t3)＝η，η<1)，对该子块中第N-1，N，N+1，N+2根字线的栅极都施加Vss(0V)，进行擦除操作；

2、ts2’～t5’

a)在t3’～t4’内，对第N，N+2根字线栅极施加Vss，进行擦除操作，使得第N-1，N+1根字线的栅极浮空，不予操作；需要说明的是，由于衬底施加的高压Vers2相对于第一个周期中衬底施加的高压Vers1大，则浮空栅极的耦合电压也相应增加ΔV。

b)在t4’～t5’内((t4’-t3’)/(t5’-t3’)＝η,η<1，t4’-t3’＝t4-t3)，对该子块中第N-1，N，N+1，N+2根字线的栅极都施加Vss(0V)，进行擦除操作。

3、在t5’～ts3内，对该子块中第N-1，N，N+1，N+2根字线的栅极都施加验证电压Vverify，进行验证操作。若验证通过，则结束。若验证不通过，则进入下一个擦除周期，依次类推，直至所有的字线都擦除完成。

假设现有技术中一个块擦除时，一个擦除周期内奇数字线和偶数字线的擦除时间为T0；本实施例中奇偶交叉擦除时，一个擦除周期内偶数字线的擦除时间为T＝t2-t0，奇数字线的擦除时间为T＝t2’-t0’，两者时间相同。

合理选择η，在擦除效率和器件特性之间进行折中，通常，η可以取1/2或2/3。

本实施例中提供的擦除方法，进行擦除操作时，将区分选中块(block)中的奇数字线、偶数字线，先将奇数字线(或偶数字线)擦除，偶数字线(或奇数字线)浮空，然后奇偶同时进行擦除；再进行偶数字线(或奇数字线)擦除，奇数字线(或偶数字线)浮空，然后奇偶同时进行擦除。进行一次完整的奇偶擦除擦做后进行验证操作(verify)，根据验证(verify)结果继续擦除或者结束擦除。

当对奇字线进行擦除时，奇字线的栅极与偶字线的栅极也存在电势差，形成横向电场E’，该电场能够抑制空穴由奇字线储电层向相邻的字线储电层的横向移动，使得奇字线的储电层中的电子被有效擦除，并有效避免空穴的残留。

而当对奇字线擦除后，对所有字线都进行擦除操作时，由于奇字线栅极的储电层中的编程电子已经于大部分擦除空穴结合，合理控制η的值，残余的空穴在横向电场的作用下其横向移动将会相当微弱，对器件影响较小。这样，奇偶交叉擦除可以有效防止器件失效问题。

需要说明的是，本实施例中不限定所述奇偶的擦除顺序，也不限定擦除次数，至最后所有字线擦除完成为止。

另外，衬底的擦除电压在不同周期不断增加，采用ISEP方式进行擦除，从而能够提高擦除的效率。

实施例三

本发明实施例提供另外一种闪存存储器的擦除方法，如图7所示：

在第一个擦除周期ts1～ts2内:

1、ts1～ts1’，衬底施加高压Vers1

a)在t0～t1内，对该子块(sub-block)中第N-1，N+1根字线(wl)栅极施加Vss(0V)，进行擦除操作，使第N，N+2根字线的栅极浮空，不予操作，此时第N，N+2根字线的栅极的浮空电压由衬底的擦除电压Vers1耦合而来；

b)在t1～t2内((t1-t0)/(t2-t0)＝η,η<1),对该子块中第N-1，N，N+1，N+2根字线的栅极都施加Vss(0V)，进行擦除操作；

2、ts1’～t2’，衬底施加高压Vers2(Vers2-Vers1＝ΔVers)

a)在t0’～t1’内，对第N，N+2根字线栅极施加Vss，进行擦除操作，使第N-1，N+1根字线的栅极浮空，不予操作，此时第N-1，N+1根字线的栅极的浮空电压由衬底的擦除电压Vers2耦合而来；

b)在t1’～t2’内((t1’-t0’)/(t2’-t0’)＝η,η<1,t1’-t0’＝t1-t0)，对该子块中第N-1，N，N+1，N+2根字线的栅极都施加Vss(0V)，进行擦除操作。

3、在t2’～ts2内，对该子块中第N-1，N，N+1，N+2根字线的栅极都施加验证电压Vverify，进行验证操作。若验证通过，则结束。若验证不通过，则进入第二个擦除周期。

在第二个擦除周期ts2～ts3内:

1、ts2～ts2’，衬底施加高压Vers3(Vers3-Vers2＝ΔVers)

a)在t3～t4内，对该子块中第N-1，N+1根字线(wl)栅极施加Vss(0V)，进行擦除操作，使第N，N+2根字线的栅极浮空，不予操作，此时第N，N+2根字线的栅极的浮空电压由衬底的擦除电压Vers3耦合而来；

b)在t4～t5内((t4-t3)/(t5-t3)＝η,η<1),对该子块中第N-1，N，N+1，N+2根字线的栅极都施加Vss(0V)，进行擦除操作；

2、ts2’～t5’，衬底施加高压Vers4(Vers4-Vers3＝ΔVers)

a)在t3’～t4’内，对第N，N+2根字线栅极施加Vss，进行擦除操作，使得第N-1，N+1根字线的栅极浮空，不予操作，此时第N-1，N+1根字线的栅极的浮空电压由衬底的擦除电压Vers4耦合而来；

b)在t4’～t5’内((t4’-t3’)/(t5’-t3’)＝η,η<1，t4’-t3’＝t4-t3)，对该子块中第N-1，N，N+1，N+2根字线的栅极都施加Vss(0V)，进行擦除操作。

3、在t5’～ts3内，对该子块中第N-1，N，N+1，N+2根字线的栅极都施加验证电压Vverify，进行验证操作。若验证通过，则结束。若验证不通过，则进入下一个擦除周期，依次类推，直至所有的字线都擦除完成。

在现有技术中的块(block)擦除时，一个擦除周期内奇数字线和偶数字线同时擦除，其总擦除时间为T₀，如图2中所示；

而本实施例中，N为偶数；奇偶交叉擦除时，假设奇数字线或偶数字线的擦除时间为T＝t2-t0。

这样，一个擦除周期内，各字线的擦除时间分别如下表：

a)衬底电压每半个擦除周期增大ΔV，浮空的字线耦合电压也随之增大，横向电场E和纵向电场E都依次增大，虽然擦除时间相对block擦除减少，但是擦除电压Vers增大，擦除效率较ISEP提高，这样就弥补了实施例一中，由于奇偶分开擦除而带来的时间增大的问题。甚至，擦除效率可能大于等于原有的block擦除。

b)合理选择η，在擦除效率和器件特性之间进行折中，并使得δ＝|T-T0|尽量小。通常，η可以取1/2或2/3。

本实施例中提供的擦除方法，进行擦除操作时，将区分选中块(block)中的奇数字线、偶数字线，先将奇数字线(或偶数字线)擦除，偶数字线(或奇数字线)浮空，然后奇偶同时进行擦除；再进行偶数字线(或奇数字线)擦除，奇数字线(或偶数字线)浮空，然后奇偶同时进行擦除。进行一次完整的奇偶擦除操作后进行验证操作(verify)，根据验证(verify)结果继续擦除或者结束擦除。

当对奇数字线进行擦除时，奇数字线的栅极与偶数字线的栅极也存在电势差，形成横向电场E’，该电场能够抑制空穴由奇数字线储电层向相邻的字线储电层的横向移动，使得奇数字线的储电层中的电子被有效擦除，并有效避免空穴的残留。

而当对奇数字线擦除后，对所有字线都进行擦除操作时，由于奇数字线栅极的储电层中的编程电子已经与大部分擦除空穴结合，合理控制η的值，残余的空穴在横向电场的作用下其横向移动将会相当微弱，对器件影响较小。这样，奇偶交叉擦除可以有效防止器件失效问题。

需要说明的是，本实施例中不限定所述奇偶的擦除顺序，也不限定擦除次数，至最后所有字线擦除完成为止。

另外，本实施例中衬底的擦除电压在不同周期以及一个周期内不断增加，采用ISEP方式进行擦除，从而能够提高擦除的效率。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。