可变电阻记忆体电路以及可变电阻记忆体电路的写入方法与流程

本发明是有关于记忆体电路，特别有关于具备可变电阻的记忆体电路以及可变电阻记忆体电路的写入方法。

背景技术：

可变电阻记忆体电路是一种利用电阻高低差异来储存数据的记忆体。举例而言，低电阻值可代表“0”，而高电阻值可代表“1”。一般而言，在写入不同的数据时，会对应不同的写入操作。

举例而言，在写入低电阻值所代表的“0”时，可变电阻记忆体会在写入过程中呈现低电阻值，此时可变电阻记忆体通常需要将电流的量值限制在箝制电流(clampingcurrent)内，借以控制元件阻值。然而上述控制元件阻值的方法，传统上是使用字符线(wl)电压来控制上述箝制电流，但实际上所述箝制电流会随着晶体管的制程变异而无法达到稳定的电流量值。

另一方面，在写入高电阻值所代表的“1”时，通常必须注意字符线电压的控制。若字符线电压太低，则写入操作会失败或造成电阻值过低，但字符线电压太高则会使可变电阻记忆体内部的元件受损，导致可变电阻记忆体无法正常操作。因此，一般可变电阻记忆体在写入高电阻值所代表的“1”时，通常会使用写入验证机制来保护电路。举例而言，上述写入验证机制的流程为进行验证(verify)，若可变电阻记忆体未被成功写入，则提高字符线电压并进行写入动作。继之，重复以上验证与写入操作直到验证成功。上述写入验证机制需花费额外的时间与能量。

技术实现要素：

本发明的目的是提供一种可变电阻记忆体电路以及可变电阻记忆体电路的写入方法，在上述可变电阻记忆体电路执行写入动作时，准确地控制可变电阻记忆体电路在写入时的电流以及有效率地判断上述写入动作是否完成。

本发明一些实施例提供一种可变电阻记忆体电路，该可变电阻记忆体电路包括：一可变电阻记忆体晶胞、一电压信号产生电路、一切换电路、一侦测电路以及一控制器。该可变电阻记忆体晶胞包括一可变电阻元件与一晶体管，其中该晶体管的第一端连接该可变电阻元件的第一端。该电压信号产生电路耦接该晶体管的控制端。该切换电路耦接该晶体管的第二端与该可变电阻元件的第二端。该侦测电路耦接一电压源，其中该侦测电路的第一端与第二端耦接该切换电路。该控制器耦接该电压信号产生电路、该切换电路以及该侦测电路。

其中，当该控制器对该可变电阻记忆体晶胞执行一第一写入动作时，该控制器透过该切换电路将该可变电阻元件的第二端与该侦测电路的第一端耦接，并且透过该切换电路将该晶体管的第二端与该侦测电路的第二端耦接。其中，当该控制器对该可变电阻记忆体晶胞执行该第一写入动作时，该控制器启动该侦测电路，使该侦测电路连续地侦测流经该可变电阻元件的一第一电流。其中，当该控制器对该可变电阻记忆体晶胞执行该第一写入动作时，该控制器启动该电压信号产生电路，使该电压信号产生电路提供一电压信号至该晶体管的控制端。其中，当该控制器对该可变电阻记忆体晶胞执行该第一写入动作时，若该侦测电路判断该第一电流小于一第一预定电流，则该侦测电路发送一侦测信号至该控制器以致使该控制器停止执行该第一写入动作。

在本发明的另一些实施例中，前述的可变电阻记忆体电路的该控制器对该可变电阻记忆体晶胞执行一第二写入动作时，该控制器透过该切换电路将该可变电阻元件的第二端与该侦测电路的第二端耦接，并且透过该切换电路将该晶体管的第二端与该侦测电路的第一端耦接。其中，当该控制器对该可变电阻记忆体晶胞执行该第二写入动作时，该控制器启动该侦测电路，使该侦测电路连续地侦测流经该可变电阻元件的一第二电流。其中，当该控制器对该可变电阻记忆体晶胞执行该第二写入动作时，该控制器启动该电压信号产生电路，使该电压信号产生电路提供一第二电压信号至该晶体管的控制端。其中，当该控制器对该可变电阻记忆体晶胞执行该第二写入动作时，若该侦测电路判断该第二电流大于一第二预定电流，则该侦测电路发送一第二侦测信号至该控制器以致使该控制器停止执行该第二写入动作。

本发明一些实施例提供一种可变电阻记忆体电路的写入方法，该方法包括：透过一控制器对一可变电阻记忆体晶胞执行一第一写入动作。该第一写入动作包括：透过该控制器控制一切换电路，将该可变电阻记忆体晶胞的一可变电阻元件的第一端与一侦测电路的第一端耦接，并且将该可变电阻记忆体晶胞的一晶体管的第一端与该侦测电路的第二端耦接；透过该控制器启动该侦测电路，使该侦测电路连续地侦测流经该可变电阻元件的一第一电流；透过该控制器启动一电压信号产生电路，使该电压信号产生电路提供一电压信号至该晶体管的控制端；以及当该侦测电路判断该第一电流小于一第一预定电流，则该侦测电路发送一侦测信号至该控制器以致使该控制器停止执行该第一写入动作。

在本发明的另一些实施例中，前述的方法还包括：透过该控制器对该可变电阻记忆体晶胞执行一第二写入动作。该第二写入动作包括：透过该控制器控制该切换电路，将该可变电阻元件的第一端与该侦测电路的第二端耦接，并且透过该切换电路将该晶体管的第一端与该侦测电路的第一端耦接；透过该控制器启动该侦测电路，使该侦测电路连续地侦测流经该可变电阻元件的一第二电流；透过该控制器启动该电压信号产生电路，使该电压信号产生电路提供一第二电压信号至该晶体管的控制端；以及当该侦测电路判断该第二电流大于一第二预定电流，则该侦测电路发送一第二侦测信号至该控制器以致使该控制器停止执行该第二写入动作。

基于本发明中所述的实施例，本发明实施例可准确地控制可变电阻记忆体电路在写入时的电流以及有效率地判断可变电阻记忆体电路的写入动作是否完成。本发明实施例所提出的方法与装置可运用写入时电阻可转变的可变电阻元件，例如自旋传输记忆体(spintorquetransfer(stt)ram)元件、单极性可变电阻元件或双极性可变电阻元件等。

附图说明

图1是依据本发明实施例的可变电阻记忆体电路的示意图；

图2a～图2b是依据本发明实施例的可变电阻记忆体电路的示意图；

图3a是依据本发明实施例的电压信号产生电路的示意图；

图3b是描绘图3a的输出电压波形的示意图；

图4a是依据本发明实施例的电压信号产生电路的示意图；

图4b是描绘图4a的输出电压波形的示意图；

图5a是依据本发明实施例的写入操作的示意图；

图5b是对应图5a的写入操作的电压与电流示意图；

图6a是依据本发明实施例的另一写入操作的示意图；

图6b是对应图6a的写入操作的电压与电流示意图；

图7是依据本发明实施例的写入操作的流程图；

图8是依据本发明实施例的写入操作的流程图。

【符号说明】

100～可变电阻记忆体；

101～可变电阻记忆体阵列；

102～电压信号产生电路；

103～切换电路；

104～侦测电路；

105～控制器；

200～可变电阻记忆体；

201～可变电阻记忆体晶胞；

202～电压信号产生电路；

203～切换电路；

204～侦测电路；

205～控制器；

r21～可变电阻元件；

m21～晶体管；

d10、d20、d11、d21～端点；

wl～字符线；

bl～位线；

sl～源线；

i1、i2～电流；

vd1、vd2～电压；

300～电压信号产生电路；

301～计数器；

302～数字/模拟转换电路；

vo3～输出电压；

v1～v4～电压；

400～电压信号产生电路；

401～nand逻辑门；

402～运算放大器；

403～not逻辑门；

m41-m47～晶体管；

vdd～供应电压；

en～控制信号；

v5、v6～电压；

c～电容；

vo4～输出电压；

t～时间；

500、600～可变电阻记忆体电路；

501、601～可变电阻记忆体晶胞；

503、603～切换电路；

504、604～侦测电路；

506、606～运算放大器；

m51-m53、m61-m63～晶体管；

r51、r61～可变电阻元件；

i5、i6～电流；

i5t、i6t～预定电流值；

r5、r6～电阻；

v5g、v6g～电压信号；

vo5、vo6～输出电压；

vb5、vb6、vh、vl～电压；

t51、t52、t61、t62～时间点；

701-705～步骤；

801-805～步骤。

具体实施方式

为让本发明实施例的上述目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附附图，做详细说明如下。

图1是依据本发明实施例的可变电阻记忆体电路100的示意图。可变电阻记忆体100是一种利用电阻高低差异来储存数据的记忆体。可变电阻记忆体100包括可变电阻记忆体阵列101、电压信号产生电路102、切换电路103、侦测电路104以及控制器105。当控制器105对可变电阻记忆体阵列101的至少一可变电阻记忆体晶胞执行写入动作时，控制器105控制切换电路103，借以将被选择以执行写入动作的可变电阻记忆体晶胞耦接至侦测电路104。继之，侦测电路104可对上述被选择的可变电阻记忆体晶胞提供电压，并且侦测上述被选择的可变电阻记忆体晶胞的电流。

在上述被选择的可变电阻记忆体晶胞已透过切换电路103耦接至侦测电路104之后，控制器105启动电压信号产生电路102，借以将电压信号产生电路102的一电压信号提供至被选择的可变电阻记忆体晶胞。上述电压信号会随时间逐步地改变，且流通于上述被选择的可变电阻记忆体晶胞的电流会依据上述电压信号产生变化。

当上述电压信号的电压值达到一特定电压值的时候，会使上述被选择的可变电阻记忆体晶胞的电阻发生电阻值转态(例如高电阻值转变为低电阻值或低电阻值转变为高电阻值)。侦测电路104进而侦测到基于上述电阻值转态所导致的电流变化(亦即上述被选择的可变电阻记忆体晶胞的电流变化)，并将对应上述电阻值转态的侦测信号传送至控制器105。控制器105基于侦测电路104的侦测结果，停止针对上述被选择的可变电阻记忆体晶胞的写入动作。

在一些实施例中，电压信号产生电路102的上述电压信号可为在上述写入动作的过程中逐渐上升的电压波形，而本发明实施例并不受限于此。

图2a是依据本发明实施例的可变电阻记忆体电路200的示意图。图2a用以清楚地描绘可变电阻记忆体电路200的可变电阻记忆体阵列的一个被选择的可变电阻记忆体晶胞201的一第一写入动作。在此实施例中，可变电阻记忆体200包括可变电阻记忆体晶胞201、电压信号产生电路202、切换电路203、侦测电路204以及控制器205。

可变电阻记忆体晶胞201包括可变电阻元件r21与晶体管m21，且晶体管m21与可变电阻元件r21相连接。电压信号产生电路202连接晶体管m21的控制端(例如栅极)，并且提供电压信号vs1至晶体管m21的控制端(连接上述可变电阻记忆体阵列的一字符线wl)。切换电路203连接晶体管m21的端点d20(连接上述可变电阻记忆体阵列的一源线sl)、可变电阻元件r21的端点d10(连接上述可变电阻记忆体阵列的一位线bl)以及切换电路204的端点d11、d21。在此实施例中，侦测电路204耦接一电压源(未图示)，而控制器205连接并控制电压信号产生电路202、切换电路203以及侦测电路204。

依据图2a的内容，控制器205对可变电阻记忆体晶胞201执行该第一写入动作。在此情况下，控制器205透过切换电路203将可变电阻元件r21的端点d10-以及晶体管m21的端点d20，分别耦接至侦测电路204的端点d11、d21，借此透过侦测电路204对可变电阻记忆体晶胞201提供电压vd1以及侦测可变电阻记忆体晶胞201的电流i1。继之，控制器205启动电压信号产生电路202，使电压信号vs1被传送至晶体管m21的控制端。在此实施例中，流过晶体管m21以及可变电阻元件r21的电流i1依据电压信号vs1而产生变化。当电流i1增加时，可变电阻元件r21所接收的跨电压也随之增加。当电压信号产生电路202的电压信号vs1达到一特定电压值的时候，该特定电压值使得流过晶体管m21以及可变电阻元件r21的电流i1上升到一特定电流值，并使得可变电阻元件r21接收足够的跨电压而发生低电阻值转换为高电阻值的一电阻值转态。在可变电阻元件r21发生上述电阻值转态之后，侦测电路204侦测到电流i1-基于上述电阻值转态的影响，使得电流i1低于一预定电流值。侦测电路204进而将对应电流i1低于该预定电流值的侦测信号传送至控制器205。控制器205基于该侦测信号，停止针对可变电阻记忆体晶胞201执行该第一写入动作。

在一些实施例中，若可变电阻记忆体晶胞201没有被选择以执行任何写入动作，则在控制器205对其他可变电阻记忆体晶胞执行写入动作时，控制器205控制切换电路203，将可变电阻记忆体晶胞201与侦测电路204的连结中断。在一些实施例中，若可变电阻记忆体晶胞201没有被选择以执行任何写入动作，则在控制器205对其他可变电阻记忆体晶胞执行写入动作时，控制器205控制切换电路203，将可变电阻记忆体晶胞201的端点d10、d20共同连接至一电压节点(例如共同连接至供应电压源或接地)。在一些实施例中，晶体管m21为n型金氧半场效晶体管，且电压信号产生电路202的电压信号vs1为在该第一写入动作的过程中逐渐上升的电压波形。在一些实施例中，晶体管m21为p型金氧半场效晶体管，且电压信号产生电路202的电压信号vs1为该第一写入动作的过程中逐渐下降的电压波形。在一些实施例中，晶体管m21可为导通电流与输入电压成比例的任何元件。在一些实施例中，当控制器205停止针对可变电阻记忆体晶胞201执行上述第一写入动作时，控制器205控制切换电路203，将晶体管m21与侦测电路204的连结中断，或将可变电阻元件r21与侦测电路204的连结中断。在一些实施例中，当控制器205停止针对可变电阻记忆体晶胞201执行上述第一写入动作时，控制器205关闭电压信号产生电路202或侦测电路204。在一些实施例中，可变电阻元件r21可为自旋传输记忆体(spintorquetransfer(stt)ram)元件、单极性电阻式记忆体元件或双极性电阻式记忆体元件等。

可变电阻记忆体电路200的可变电阻记忆体晶胞201的一第二写入动作如图2b所示。在此情况下，控制器205透过切换电路203将可变电阻元件r21的端点d10-以及晶体管m21的端点d20，分别耦接至侦测电路204的端点d21、d11，借此透过侦测电路204对可变电阻记忆体晶胞201提供电压vd2以及侦测可变电阻记忆体晶胞201的电流i2。继之，控制器205启动电压信号产生电路202，使电压信号vs2被传送至晶体管m21的控制端。在此实施例中，流过晶体管m21以及可变电阻元件r21的电流i2依据电压信号vs2而产生变化。当电流i2增加时，可变电阻元件r21所接收的跨电压也随之增加。当电压信号产生电路202的电压信号vs2达到一第二特定电压值(或上述特定电压值)的时候，该第二特定电压值(或上述特定电压值)使得流过晶体管m21以及可变电阻元件r21的电流i2上升到一第二特定电流值(或上述特定电流值)，并使得可变电阻元件r21接收足够的跨电压而发生高电阻值转换为低电阻值的一第二电阻值转态。在可变电阻元件r21发生上述第二电阻值转态之后，侦测电路204侦测到电流i2-基于上述第二电阻值转态的影响，使得电流i2高于一第二预定电流值。侦测电路204进而将对应电流i2高于该第二预定电流值的第二侦测信号传送至控制器205。控制器205基于该第二侦测信号，停止针对可变电阻记忆体晶胞201执行该第二写入动作。

在一些实施例中，晶体管m21为n型金氧半场效晶体管，且电压信号产生电路202的电压信号vs2为在该第二写入动作的过程中逐渐上升的电压波形。在一些实施例中，晶体管m21为p型金氧半场效晶体管，且电压信号产生电路202的电压信号vs2为在该第二写入动作的过程中逐渐下降的电压波形。在一些实施例中，当控制器205停止针对可变电阻记忆体晶胞201执行上述第二写入动作时，控制器205控制切换电路203，将晶体管m21与侦测电路204的连结中断，或将可变电阻元件r21与侦测电路204的连结中断。在一些实施例中，当控制器205停止针对可变电阻记忆体晶胞201执行上述第二写入动作时，控制器205关闭电压信号产生电路202或侦测电路204。在一些实施例中，切换电路203可由多个开关元件(例如晶体管)所组成。在一些实施例中，侦测电路204可使用较大尺寸的元件(例如较大尺寸的晶体管或被动元件)，因此可降低制程变异的影响。在一些实施例中，电压信号vs1与电压信号vs2可为相同的信号。

在上述实施例中，电压信号vs1以及电压信号vs2透过晶体管m21，分别控制电流i1以及电流i2。基于晶体管m21的使用，可变电阻记忆体阵列的各可变电阻记忆体晶胞(例如可变电阻记忆体晶胞201)在停止操作时的漏电流可被降低，且电压信号产生电路202在写入过程中所提供的电压信号vs1或电压信号vs2，不会被可变电阻元件r21的电阻值变化所干扰，进而避免误动作的发生。

图3a是依据本发明实施例的电压信号产生电路300的示意图。电压信号产生电路300包括计数器301以及数字/模拟转换电路302。在一实施例中，计数器301可为二位计数器，且数字/模拟转换电路302可为二位数字/模拟转换电路；在此情况下，电压信号产生电路300的输出电压vo3如图3b所示。在图3b中，电压信号产生电路300可在一时间区段内产生逐渐上升的电压波形，例如电压v1～v4(对应二位计数器的输出)所表现的电压波形。

图4a是依据本发明实施例的电压信号产生电路400的示意图。电压信号产生电路400包括晶体管m41～m47、nand逻辑门401、运算放大器402、not逻辑门403以及电容c，并且连接一供应电压vdd、电压v5以及电压v6。电压信号产生电路400的输出电压vo4如图4b所示。在图4b中，输出电压vo4基于控制信号en，可在一时间区段内输出逐渐上升的电压波形(从电压v5至电压v6)。在此实施例中，晶体管m41、m43、m46为p型金氧半场效晶体管，而晶体管m42、m44、m45、m47为n型金氧半场效晶体管。

图5a是依据本发明实施例的可变电阻记忆体电路500的一写入动作示意图。为求简洁清晰的目的，图5a描绘可变电阻记忆体电路500的可变电阻记忆体晶胞501、切换电路503以及侦测电路504。图5a的电路配置可对应图2b的该第二写入动作的电路配置。

可变电阻记忆体晶胞501包括晶体管m51以及可变电阻元件r51，其中晶体管m51的栅极接收可变电阻记忆体电路500的一电压信号产生电路所发送的电压信号v5g。侦测电路504包括晶体管m52～m53所构成的电流镜电路、运算放大器506以及电阻r5，且侦测电路504耦接供应电压vdd以及电压vb5。在此实施例中，侦测电路504连续地侦测流过晶体管m51以及可变电阻元件r51的电流i5。

可变电阻记忆体电路500的上述写入动作可参考图5b的内容。在图5b中，流过晶体管m51以及可变电阻元件r51的电流i5基于电压信号v5g而增加。在时间点t51时，可变电阻元件r51发生高电阻值转换为低电阻值的电阻值转态，因此电流i5快速地上升。在时间点t52时，电流i5大于等于预定电流值i5t，此时侦测电路504的该电流镜电路将所侦测的大于等于预定电流值i5t的电流i5反应至电阻r5，使得电阻r5的跨电压高于电压vb5。在此情况下，侦测电路504的输出电压vo5由电压vl转变为电压vh，且侦测电路504进而将输出电压vo5传送至可变电阻记忆体电路500的一控制器。继之，该控制器依据具备电压vh的输出电压vo5-(亦即侦测信号)将切换电路503所连接的路径中断，借此停止上述写入动作。

在一些实施例中，可变电阻元件r51可为自旋传输记忆体(spintorquetransfer(stt)ram)元件、单极性电阻式记忆体元件或双极性电阻式记忆体元件等。在一些实施例中，侦测电路504可使用较大尺寸的元件(例如较大尺寸的晶体管或电阻)，借此可降低制程变异的影响，进而准确地控制电流i5。

图6a是依据本发明实施例的可变电阻记忆体电路600的一写入动作示意图。为求简洁清晰的目的，图6a描绘可变电阻记忆体电路600的可变电阻记忆体晶胞601、切换电路603以及侦测电路604。图6a的电路配置可对应图2a的该第一写入动作的电路配置。

可变电阻记忆体晶胞601包括晶体管m61以及可变电阻元件r61，其中晶体管m61的栅极接收可变电阻记忆体电路600的一电压信号产生电路所发送的电压信号v6g。侦测电路604包括晶体管m62～m63所构成的电流镜电路、运算放大器606以及电阻r6，且侦测电路604耦接供应电压vdd以及电压vb6。在此实施例中，侦测电路604连续地侦测流过晶体管m61以及可变电阻元件r61的电流i6。

可变电阻记忆体电路600的上述写入动作可参考图6b的内容。在图6b中，流过晶体管m61以及可变电阻元件r61的电流i6基于电压信号v6g而增加。在时间点t61时，可变电阻元件r61发生低电阻值转换为高电阻值的电阻值转态，因此电流i6快速地下降。在时间点t62时，电流i6小于等于预定电流值i6t。此时侦测电路604的该电流镜电路将所侦测的小于等于预定电流值i6t的电流i6反应至电阻r6，使得电阻r6的跨电压低于电压vb6。在此情况下，侦测电路604的输出电压vo6由电压vh转变为电压vl，且侦测电路604进而将输出电压vo6传送至可变电阻记忆体电路600的一控制器。继之，该控制器依据具备电压vl的输出电压vo6-(亦即侦测信号)将切换电路603所连接的路径中断，借此停止上述写入动作。在此实施例中，可变电阻记忆体电路600执行基于低电阻值转换为高电阻值的上述电阻值转态的上述写入动作时，可同时连续地侦测流过晶体管m61以及可变电阻元件r61的电流i6，借此有效率地判断上述写入动作是否完成。换句话说，基于上述图6a～图6b所述的实施例，本发明实施例可提供比传统写入验证机制(亦即写入与写入验证是分开地执行)更为节省时间与能量的写入验证机制。

在一些实施例中，可变电阻元件r61可为自旋传输记忆体(spintorquetransfer(stt)ram)元件、单极性电阻式记忆体元件或双极性电阻式记忆体元件等。在一些实施例中，当可变电阻记忆体电路600的该控制器启动该电压信号产生电路以发送电压信号v6g至晶体管m61的栅极之后，该控制电路延迟一预定时间才接收侦测电路604的输出电压vo6。

图7是依据本发明实施例的一写入动作的流程图700。流程图700可应用于前述图2a以及图6a的电路配置。在步骤701中，透过一控制器控制一切换电路，将一可变电阻记忆体晶胞耦接至一侦测电路，流程进入步骤702。在步骤702中，透过该控制器启动该侦测电路，使该侦测电路连续地侦测流经该可变电阻记忆体晶胞的一第一电流，流程进入步骤703。在步骤703中，透过该控制器启动一电压信号产生电路，使该电压信号产生电路提供一电压信号至该可变电阻记忆体晶胞，流程进入步骤704。在步骤704中，透过该侦测电路判断该第一电流是否小于一第一预定电流。若是，则流程进入步骤705；若不是，则流程回到步骤704。在步骤705中，该侦测电路发送一侦测信号至该控制器以致使该控制器停止执行该写入动作。

在一些实施例中，该控制器在启动该电压信号产生电路后，延迟一预定时间才接收该侦测信号。

图8是依据本发明实施例的一写入动作的流程图800。流程图800可应用于前述图2b以及图5a的电路配置。在步骤801中，透过一控制器控制一切换电路，将一可变电阻记忆体晶胞耦接至一侦测电路，流程进入步骤802。在步骤802中，透过该控制器启动该侦测电路，使该侦测电路连续地侦测流经该可变电阻记忆体晶胞的一第一电流，流程进入步骤803。在步骤803中，透过该控制器启动一电压信号产生电路，使该电压信号产生电路提供一电压信号至该可变电阻记忆体晶胞，流程进入步骤804。在步骤804中，透过该侦测电路判断该第一电流是否大于一预定电流。若是，则流程进入步骤805；若不是，则流程回到步骤804。在步骤805中，该侦测电路发送一侦测信号至该控制器以致使该控制器停止执行该写入动作。

本发明实施例虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。