存储器的制作方法

本实用新型涉及数据存储技术领域，特别是涉及一种存储器。

背景技术：

存储器(Memory)是现代信息技术中用于保存信息的记忆设备，根据控制器指定的位置存入和取出信息。存储器是计算机系统不可缺少的一部分，计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。

传统的SRAM存储阵列休眠模式都是需要专门的管脚去管控。存储器的控制芯片通过专门设计的管脚发送LS(Light Sleep，轻度休眠模式)信号至连接存储阵列的开关管，通过控制开关管的通断调整存储阵列与开关管连接处的点电压，以达到保证存储阵列正常工作或进入休眠状态。由于需要设计单独的管脚去管控开关管，管脚的增加必然伴随着整个芯片系统的复杂，同时也会让存储器内部多了相应的管控和驱动电路，导致存储器功耗大。

技术实现要素：

基于此，有必要针对上述问题，提供一种可降低功耗的存储器。

一种存储器，包括控制电路、存储阵列和开关组件，所述控制电路包括使能端、时钟端和内部工作信号端，所述开关组件包括控制端、输入端和输出端，

所述控制电路的使能端接收使能信号，所述控制电路的时钟端接收时钟信号，所述开关组件的控制端连接所述控制电路的内部工作信号端，所述开关组件的输入端连接电源端，所述开关组件的输出端连接所述存储整列。

上述存储器，控制电路的内部工作信号端输出可反映存储器工作状态的内部工作信号至开关组件的控制端。开关组件在存储器工作时导通，使存储阵列处于工作状态以保持读写操作；开关组件在存储器不工作时关断，使存储阵列存进入休眠状态。通过控制电路的内部工作信号控制开关组件导通或关断，从而控制存储阵列的状态，在存储器不工作时能及时控制存储阵列进入休眠状态，且不需要新增额外的管脚去管控开关组件，节省了系统资源，达到降低功耗的目的。

附图说明

图1为一实施例中存储器的结构示意图；

图2为另一实施例中存储器的结构示意图；

图3为一实施例中控制电路的原理示意图；

图4为一实施例中存储器相关信号的波形示意图。

具体实施方式

一种存储器，具体可以是SRAM(Static Random Access Memory，静态随机存储器)等。如图1所示，存储器包括控制电路Control、存储阵列SRAM ARRAY和开关组件110，控制电路Control包括使能端、时钟端和内部工作信号端，开关组件110包括控制端、输入端和输出端。

控制电路Control的使能端接收使能信号CE，控制电路Control的时钟端接收时钟信号CK，开关组件110的控制端连接控制电路Control的内部工作信号端，开关组件110的输入端连接电源端VDD，开关组件110的输出端连接存储整列SRAM ARRAY。

具体地，开关组件110的输出端可连接存储整列SRAM ARRAY的电源端。控制电路Control的内部工作信号端输出可反映存储器工作状态的内部工作信号至开关组件110的控制端，内部工作信号指存储器正常读写工作时必需的内部信号，根据其高低电平状态可反映存储器工作状态。开关组件110在存储器工作时导通，存储阵列SRAM ARRAY得电，处于工作状态，开关组件110在存储器不工作时关断，存储阵列SRAM ARRAY不得电，处于休眠状态。通过控制电路Control的内部工作信号控制开关组件110导通或关断，从而控制存储阵列SRAM ARRAY的状态，在存储器不工作时能及时控制存储阵列SRAM ARRAY进入休眠状态，使存储器处于低功耗模式。

本实施例中，开关组件110与控制电路Control的距离小于存储整列SRAM ARRAY与控制电路Control的距离。把开关组件110布局在更接近控制电路Control的地方，以使开关组件110能在读写之前更早的导通，从而保证开关组件110的输出端能够在字线信号到达存储阵列SRAM ARRAY之前达到电源电压，以确保存储阵列SRAM ARRAY处于工作状态，可以进行读写操作。

控制电路Control的内部工作信号端的具体类型和数量并不唯一，如图2所示，本实施例中，内部工作信号端包括字线使能端和字线使能反馈端，分别输出字线使能信号WLE和字线使能反馈信号WLEB。

在一个实施例中，开关组件110包括第一开关管，第一开关管的控制端作为开关组件110的控制端，连接控制电路Control的字线使能端或字线使能反馈端；第一开关管的输入端作为开关组件110的输入端，接入外部电源，第一开关管的输出端作为开关组件110的输出端，具体可连接存储整列SRAM ARRAY的电源端。

第一开关管的类型并不唯一，本实施例中，第一开关管为P沟道MOS管，P沟道MOS管的栅极401作为第一开关管的控制端，连接控制电路Control的字线使能反馈端，接收字线使能反馈信号WLEB，P沟道MOS管的源极作为第一开关管的输入端，接入外部电源，P沟道MOS管的漏极402作为第一开关管的输出端，作为给存储阵列SRAM ARRAY供电的节点。当字线使能反馈信号WLEB为低电平时表示存储器工作，此时P沟道MOS管导通，存储整列SRAM ARRAY处于工作状态。当字线使能反馈信号WLEB为高电平时表示存储器不工作，此时P沟道MOS管关断，存储整列SRAM ARRAY处于休眠状态。

可以理解，第一开关管也可采用N沟道MOS管，连接控制电路Control的字线使能端。在接收的字线使能信号WLE为高电平时表示存储器工作，N沟道MOS管导通，在接收的字线使能信号WLE为低电平时表示存储器不工作，N沟道MOS管关断。

在另一实施例中，开关组件110也可同时连接字线使能端和字线使能反馈端，接收字线使能信号WLE和字线使能反馈信号WLEB进行逻辑处理，提早或者推迟存储器进入低功耗模式的时间。举例说明，开关组件110可在字线使能信号WLE为高电平且字线使能反馈信号WLEB为低电平时导通，在字线使能信号WLE为低电平且字线使能反馈信号WLEB为高电平时关断。

上述存储器，通过控制电路Control的内部工作信号控制开关组件110导通或关断，从而控制存储阵列SRAM ARRAY的状态，在存储器不工作时能及时控制存储阵列SRAM ARRAY进入休眠状态，且不需要新增额外的管脚去管控开关组件110，节省了系统资源，达到降低功耗的目的。

在一个实施例中，如图2所示，存储器还包括X方向译码器XDEC，X方向译码器XDEC连接控制电路Control的字线使能端。此外，控制电路Control还用于接收计数信号Add并输送至X方向译码器XDEC。

在一个实施例中，存储器还包括输入输出电路IO，输入输出电路IO连接控制电路Control和存储阵列SRAM ARRAY。控制电路Control控制输入输出电路IO的工作模式，当输入输出电路IO处于写模式时，接收输入信号DI并写入存储阵列SRAM ARRAY；当输入输出电路IO处于读模式时，从存储阵列SRAM ARRAY获取输出信号DO并输出。

在一个实施例中，如图3所示，控制电路Control包括控制器Logic、第一反相器301、第二反相器302、第三反相器303和第二开关管304。

控制器Logic连接控制电路Control的使能端和时钟端，接收使能信号CE和时钟信号CK，第二开关管304的输入端连接电源接入端，第二开关管304的控制端接收重置信号Reset，第二开关管304的输出端连接控制器Logic。第一反相器301的输入端连接第二开关管304的输出端和控制电路Control的字线使能反馈端，输出字线使能反馈信号WLEB。第一反相器301的输出端连接控制电路Control的字线使能端，输出字线使能信号WLE。第二反相器302的输入端连接第三反相器303的输出端，第二反相器302的输出端连接第二开关管304的输出端，第三反相器303的输入端连接第二开关管304的输出端。第二开关管304的具体类型并不唯一，本实施例中，第二开关管304为P沟道MOS管，其栅极作为第二开关管304的控制端，源极作为第二开关管304的输入端，漏极作为第二开关管304的输出端。

具体地，第二反相器302和第三反相器303构成了一个锁存器(Latch)。以“1”表示高电平，“0”表示低电平。初始状态时，重置信号Reset＝1，字线使能反馈信号WLEB＝1。当存储器开始工作时，在时钟信号CK经过逻辑之后，会通过短暂的直流通路把字线使能反馈信号WLEB下拉到0，即字线使能反馈信号WLEB＝0。之后通过锁存器保持住字线使能反馈信号WLEB＝0或者字线使能信号WLE＝1的状态，直到存储器读写操作完毕，重置信号Reset＝0，把字线使能反馈信号WLEB重新置成1，字线使能信号WLE重新置成0，之后再次进行读写操作时，重置信号Reset恢复成1，如此循环产生WLE(Word Line Enable，字线使能)信号。

如图4所示为存储器相关信号的波形示意图。以通过字线使能反馈信号WLEB控制开关组件110的通断为例，时钟信号CK每个上升沿之间就是一个周期。当存储器被选中时，时钟信号CK上升沿时会启动存储器，此时字线使能反馈信号WLEB被下拉到0，字线使能反馈信号WLEB经过逻辑和地址的译码后产生字线信号WL。在字线使能反馈信号WLEB为0，字线信号WL为1之前，即图4中所示T1时间段，通过开关组件110提供存储阵列SRAM ARRAY的虚拟供电电压，使存储阵列SRAM ARRAY从休眠状态恢复至正常状态。在读写完成以后直到下一个读写来之前，即图4中所示T2时间段，开关组件110会被关断，存储阵列SRAM ARRAY进入休眠状态。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。